CN214476339U - 一种用于液晶像素的控制电路 - Google Patents

Abstract

本实用新型公开了一种用于液晶像素的控制电路，其包括依次连接的预置充电模块、二阶编程模块和一阶编程模块；本实用新型首先对预置充电模块进行充电；之后通过二阶编程模块对预置充电模块进行编程，使其电压达到液晶屏显示图像所需的维持电压；最后当液晶屏在维持电压下显示当前图像时，一阶编程模块为下一帧图像的显示存储电量；即在当前图像显示的同时，为下一帧图像显示所需的电量提前做准备，通过这种显示和提前存储共同进行的方式节省了时间，有效改善了液晶显示器栅极扫描驱动模式下，从第一行到最后一行的时间延迟导致的色彩混乱和画面撕裂现象。

Description

一种用于液晶像素的控制电路

技术领域

本实用新型属于液晶屏显示技术领域，具体涉及一种用于液晶像素的控制电路。

背景技术

普通的液晶屏的显示原理为：液晶屏的显示装置中的每一行薄膜晶体管由栅极电路打开后，源极电路负责充电，此期间，在液晶屏的背面的背光源负责提供光源照明，液晶的每个像素负责光线的通过与否和通过光线的数量的大小，从而在彩色滤光片的配合下，形成彩色图像；其特点在于有彩色滤光片，背光源一直常亮。

随着技术进步，时序场显示液晶原理被提了出来。其基本逻辑是，采用单色只有灰阶控制的液晶屏，配合不同颜色的背光源，通过颜色在时间上混合的方法实现彩色显示。一般而言，采用RGB三种光源无间隔顺序打开，将图像分解为红绿蓝三色子画面，输出红色图像的时候，红色光线打开，液晶像素控制灰阶让一定比例的红光通过，需要绿色的时候，绿色光线打开，液晶像素控制灰阶让一定比例的绿光通过。对蓝色也如此控制。当液晶像素的动作和背光源的动作都可以实现一个比较高的开关速度，比如液晶像素实现180Hz的刷新，红绿蓝三色背光源也同样实现180Hz的刷新配合，就可以实现每场画面控制一种颜色，每三场画面完成全部的红绿蓝光线配合，每三场画面构成一帧彩色图像。对于180Hz的刷新速度而言，该时序配合的光源和液晶像素的刷新，就可以实现60Hz的彩色画面。

但是实际上，由于液晶的打开和关断都有一定的动作时间，液晶的显示驱动是一行一行扫描打开液晶像素充电电路，然后另外的电路再进行充电。充电完成后液晶扭转实现光线通过等具体执行。由于显示图像分辨率都越来越高，从第一行到最后一行扫描所花费的时间越来越长，对驱动电路要求越来越高；以1080P为例，就需要在每一个子帧时间内完成1080行扫描，所以每行时间很短，全部扫描完成后，再打开背光源。由此可以发现，留给背光源驱动打开的时间，在每一子帧范围内，是很少的。

比如：180Hz下，每帧画面5.6毫秒；第一行充电完成，到最后一样充电完成，需要的时间如果就需要5.4毫秒的情况下，意味着人眼睛观看第一行的图像已经发生了5.4毫秒，这个画面下的最后一行才显示出来，这样就会出现图像的撕裂和错位。

如果刷新率更高，这个问题就更严重，对于如果需要场序显示的产品而言，每个子场的画面背光显示颜色不一样；如果第1行显示，是某个颜色，比如红色，那么充电刷新到最后一行即1080行，需要5.4毫秒，那么0.2毫秒后，第一行已经开始显示下一场的颜色，比如蓝色；最后一行还在红色；的场景。对于背光而言，就要区分开，分时分区域进行显示，而这个问题，将导致巨大的设计困难和成本提升。

实用新型内容

为了解决上述问题，本实用新型提供一种用于液晶像素的控制电路，能在现有液晶像素通过栅极和源极配合扫描输入图像显示内容的前提下，实现液晶像素同步工作，从而有效改善从第一行到最后一行的时间延迟导致的色彩混乱和画面撕裂现象。

本实用新型所采用的技术方案是：

一种用于液晶像素的控制电路，其包括依次连接的预置充电模块、二阶编程模块和一阶编程模块；

所述预置充电模块，用于通过高电平向液晶像素电容充电，将液晶像素预置到高电平状态；

所述二阶编程模块，根据一阶编程模块的编程数据，实现对预置充电模块进行放电，使其电荷达到液晶像素显示图像所需的维持电压；

所述一阶编程模块，接收并保存来自外部控制单元输送的电荷，用于下一帧图像的显示。

优选地，所述预置充电模块包括液晶像素电容Cls，所述液晶像素电容Cls和液晶屏的基准电压连接。

优选地，所述预置充电模块进一步包括第二晶体管T2，所述第二晶体管T2的栅极耦合到外部电平Vpre，所述第二晶体管T2的漏极耦合到外部电平VH，所述第二晶体管T2的源极通过内部节点Vpx和液晶像素电容Cls连接。

优选地，在所述预置充电模块工作时，所述内部节点Vpx被外部电平VH拉高为高电平；经过二阶编程模块进行二次编程后，所述内部节点Vpx为液晶像素显示图像所需的维持电压。

优选地，所述二阶编程模块包括存储电容Cs和第三晶体管T3，所述第三晶体管T3的漏级耦合到液晶像素电容Cls的上端和第二晶体管T2的源级，所述第三晶体管T3的源级耦合到第二同步信号Vst2，所述第三晶体管T3的栅极通过内部节点耦合到存储电容Cs的一端连接，所述存储电容Cs的另一端连接到第一同步信号Vst1。

优选地，所述二阶编程模块包括双栅晶体管T4，所述双栅晶体管T4的漏级通过内部节点Vpx并联液晶像素电容Cls的上端和第二晶体管T2的源级，所述双栅晶体管T4的源级耦合第二同步信号Vst2，所述双栅晶体管T4其中一个栅极连接到第一同步信号Vst1，另一个栅极通过内部节点Q与一阶编程模块耦合。

优选地，所述一阶编程模块包括第一晶体管T1，所述第一晶体管T1的栅极连接用于驱动整个液晶屏的的栅极驱动器gate driver，所述第一晶体管T1的源级连接用于驱动整个液晶屏的源极驱动器source driver，所述第一晶体管T1的漏级通过内部节点Q与存储电容Cs和第三晶体管T3耦合。

与现有技术相比，本实用新型使用时，首先通过高电平向液晶像素电容充电，将液晶像素预置到高电平状态；之后通过二阶编程模块对所述电荷进行编程，实现对预置充电模块进行放电，使其电荷达到液晶像素显示图像所需的维持电压；最后维持液晶像素的电荷电压，并同时通过一阶编程模块接收并保存来自外部控制单元输送的电荷，用于下一帧图像的显示；通过先将液晶像素单元预置到高电平，再放电到显示图像所需要的电平，比从低电平充电到高电平，速度更快；其次，通过每帧画面都预置到高电平，消除了液晶电容在特定画面下会出现的残影现象；同时，在当前图像进行显示的同时，为下一帧图像显示所需的电量进行编程充电，因为这时候的编程充电是需要一行一行依次进行充电的，时间很长，通过这种当前画面显示和下一帧画面的电量数据的提前存储同时进行的方式，极大地降低了对外部栅极驱动器和源极驱动器的驱动能力的要求，也极大地延长了画面显示背光照明的时间，有效改善了液晶显示器栅极扫描驱动模式下，从第一行到最后一行的时间很长，压缩背光源照明时间导致的亮度不够，或者背光源时间过长会导致的色彩混乱和画面撕裂现象。

附图说明

图1是本实用新型实施例提供的一种用于液晶像素的控制电路的电路图；

图2是本实用新型实施例提供的一种用于液晶像素的控制电路中，通过外部时序控制电路对液晶像素电容进行充电时的电路图；

图3是本实用新型实施例提供的一种用于液晶像素的控制电路中，预置充电模块处于充电阶段时的电路图；

图4是本实用新型实施例提供的一种用于液晶像素的控制电路中，二阶编程模块处于编程阶段时的电路图；

图5是本实用新型实施例提供的一种用于液晶像素的控制电路中，二阶编程模块为双栅结构时的电路图；

图6是本实用新型实施例提供的一种用于液晶像素的控制电路中，二阶编程模块采用双栅设计逻辑时液晶像素内部的设计示意图；

图7是本实用新型实施例提供的一种用于液晶像素的控制电路中，双栅晶体管的双阈值电压模式图；

图8是本实用新型实施例提供的一种用于液晶像素的控制电路中，一阶编程模块处于编程阶段时的电路图；

图9是本实用新型实施例提供的一种用于液晶像素的控制电路的控制方法的流程图；

图10是本实用新型实施例提供的一种用于液晶像素的控制电路的控制方法的流水线型的场序发光和编程模式示意图；

图11是本实用新型实施例提供的一种用于液晶像素的控制电路的控制方法的流水线型的优选场序发光和编程模式示意图；

图12是本实用新型实施例提供的一种用于液晶像素的控制电路的控制方法的液晶时序显示图。

其中：1.预置充电模块，2.二阶编程模块，3.一阶编程模块。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

在本实用新型的描述中，需要明确的是，术语“垂直”、“横向”、“纵向”、“前”、“后”、“左”、“右”、“上”、“下”、“水平”等指示方位或位置关系为基于附图所示的方位或位置关系，仅仅是为了便于描述本实用新型，而不是意味着所指的装置或元件必须具有特有的方位或位置，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型的描述中，还需要说明的是，文本中的底栅控和顶栅控是相对的，源极和漏极也是相对的；本领域技术人员可根据常规手段进行调整。

本实用新型实施例提供一种用于液晶像素的电路，如图1所示，其包括依次连接的预置充电模块1、二阶编程模块2和一阶编程模块3；

所述预置充电模块1，用于通过高电平向液晶像素电容充电，将液晶像素预置到高电平状态；

所述二阶编程模块2，根据一阶编程模块3的编程数据，实现对预置充电模块1进行放电，使其电荷达到液晶像素显示图像所需的维持电压；

所述一阶编程模块3，接收并保存来自外部控制单元输送的电荷，用于下一帧图像的显示；

这样，采用上述结构，首先通过高电平向预置充电模块1的液晶像素电容充电，将液晶像素预置到高电平状态；然后通过二阶编程模块2对所述电荷进行编程，实现对预置充电模块进行放电，使其电荷达到液晶像素显示图像所需的维持电压；最后在液晶像素显示图像的过程中，通过一阶编程模块3接收并保存来自外部控制单元输送的电荷，用于下一帧图像的显示；即在当前图像显示的同时，为下一帧图像显示所需的电量提前做准备，通过这种显示和提前存储共同进行的方式节省了时间，有效改善了液晶显示器栅极扫描驱动模式下，从第一行到最后一行的时间延迟导致的色彩混乱和画面撕裂现象。

在具体实施例方式中：

如图2所示，所述预置充电模块1包括液晶像素电容Cls，所述液晶像素电容Cls和液晶屏的基准电压连接；

这样，通过外部时序控制的电路VH可实现对液晶像素电容Cls进行直接充电。

如图1所示，所述预置充电模块1进一步包括第二晶体管T2，所述第二晶体管T2的栅极耦合到外部电平Vpre，所述第二晶体管T2的漏极耦合到外部电平VH，所述第二晶体管T2的源极通过内部节点Vpx和液晶像素电容Cls连接；

这样，外部电平Vpre设置为高电平电压，第一同步信号Vst1设置为低电平电压，第二同步信号Vst2为高电平电压，第一晶体管T1的栅极数据信号Vg[n]为低电平电压；于是第二晶体管T2被导通，第一晶体管T1和第三晶体管T3均为断开状态，如图3所示，全部的像素阵列中的液晶像素电容Cls，均被同步地上拉到高电平电压VH，实现对对预置充电模块1进行充电。

并且，在所述预置充电模块1工作时，所述内部节点Vpx为高电平；经过二阶编程模块2进行二次编程后，所述内部节点Vpx为液晶像素显示图像所需的维持电压。

在具体实施例中，所述二阶编程模块2有两种结构：

第一种，所述二阶编程模块2包括存储电容Cs和第三晶体管T3，所述第三晶体管T3的漏级耦合到液晶像素电容Cls的上端和第二晶体管T2的源级，所述第三晶体管T3的源级耦合到第二同步信号Vst2，所述第三晶体管T3的栅极通过内部节点耦合到存储电容Cs的一端连接，所述存储电容Cs的另一端连接到第一同步信号Vst1；

这样，设置第一同步信号Vst1为高电平电压，第二同步信号Vst2为低电平电压，Vpre为低电平电压，栅极数据信号Vg[n]为低电平电压；于是第一晶体管T1和第二晶体管T2断开，第三晶体管T3被导通，如图4所示，导通着的第三晶体管T3给液晶像素电容Cls进行放电。

第二种，所述二阶编程模块2包括双栅晶体管T4，如图5所示，所述双栅晶体管T4的漏级通过内部节点Vpx并联液晶像素电容Cls的上端和第二晶体管T2的源级，所述双栅晶体管T4的源级耦合第二同步信号Vst2，所述双栅晶体管T4其中一个栅极连接到第一同步信号Vst1，另一个栅极通过内部节点Q与一阶编程模块3耦合；

这种结构的二阶编程模块2采用双栅逻辑，减少一个电容Cs的方法，具有节省电路面积，提高开口率的优化设计，作为本实用新型的优选设计；

并且，双栅晶体管的设置在减少一个电容后，就显著减少了一个遮光的面积。这对于液晶像素内部来说，是一个显著的变化。

采用双栅晶体管T4设计逻辑，其液晶像素内部的设计示意图如图6所示，为方便起见，本示例采用IGZO液晶屏为示例表述；

其中，图6中各参数的含义为：

ESL为SiOx介质保护层；TG为顶栅、晶体管顶部栅极信号线；BG为底栅、晶体管底部栅极信号线；IGZO为液晶屏的IGZO层；GLASS为液晶屏玻璃基板层；S为晶体管源极；D为晶体管漏极；

IGZO TFT像素设计中常见的结构是背沟道保护型(ESL型)为例说明，该结构下，IGZO有源层受到底栅绝缘层控制，形成第一栅极控制，即底栅控。且由于IGZO有源层受到背面的SiOx介质层(即ESL层)的保护，可设计顶栅控结构，与IGZO有源层形成第二栅控结构构，即顶栅控。其中，对于ESL型器件而言，顶栅控结构可以由源漏金属层、ESL层、IGZO层构成。

顶栅控的电压高低不同时，能形成双阈值电压模式，可形成两阶编程充电逻辑下的液晶LCD显示像素电路。

进一步的，顶栅控结构也可以由顶层ITO金属层、ESL层、IGZO层来构成；

在一阶编程充电和二阶编程充电过程中，从前一个时序完成的一阶编程态到本时序的二阶编程态的转化，取决于双栅晶体管T4中的顶栅控电压变化，即连接着的第一同步信号Vst1的电压高低转换。

在一阶编程充电状态时，第一同步信号Vst1为低电压电平状态，于是双栅晶体管T4的阈值电压较大，第三晶体管T3不导通，维持着前一帧的显示数据。

而进入到二阶编程充电状态时，第一同步信号Vst1为高，从而双栅晶体管T4的阈值电压较小，第三晶体管T3进入导通状态，进行二阶编程模式，液晶像素电容Cls的上端电压Vpx更新到最终所需要的电压状态。

进一步的，由于双栅晶体管T4的器件导通性能，受到顶栅控的作用，可以在多种工作模式之间进行切换，当顶栅控电压较低时，其工作于高阈值电压模式；而当顶栅控电压较高时，其工作于低阈值电压模式，如图7所示；

其中，图7中各参数的含义为：

V_TG为顶栅的电压；V_GH为外部设定的高电压；V_GL为外部设定的低电压；High V_TH为高电压下的阈值电压；Low V_TH为低电压下的阈值电压；Log I_DS为漏极和源极电流的对数值；V_BG为底栅---源极的电压；

另外，当所述其中一个栅极为顶栅控/底栅控时，所述另一个栅极为底栅控/顶栅控。

在具体的工作逻辑下，双栅晶体管T4导通阶段，从Vpx端到Vst2端，是一个线性电阻的等效电路。所以，整个的电路的导通能力和导通时间，由双栅晶体管T4T4存储的电荷电量，以及Vst1和Vst2共同决定。从而能将像素电容Cls的电荷放电到合适的电压，实现最终显示的目标。

在具体实施例中：

所述一阶编程模块3包括第一晶体管T1，所述第一晶体管T1的栅极连接用于驱动整个液晶屏的栅极驱动器gate driver，所述第一晶体管T1的源级连接用于驱动整个液晶屏的源极驱动器source driver，所述第一晶体管T1的漏级通过内部节点Q与存储电容Cs和第三晶体管T3耦合；

这样，设置第一同步信号Vst1为低电平电压，第二同步信号Vst2为高电平电压，Vpre为低电平电压，于是第二晶体管T2和第三晶体管T3均处于断开状态，如图8所示；

进一步的，源极数据信号Vdata为高电平电压状态，栅极数据信号Vg[n]处于高电平电压状态，此时进入一阶编程状态；即按照液晶的基本原理，若干行第一晶体管T1依次被栅极电路Vg[n]扫描打开，存储电容Cs处于接收外部电荷状态，液晶的源极数据电路进行充电工作即编程工作，这时存储电容Cs将从Vdata获得合适的电量电荷状态，用于下一个周期的显示。

另外，需要说明的是，本实施例中的第一同步信号Vst1、第二同步信号Vst2、Vpre以及VH均是作用于整个液晶屏的全部像素，也即任何像素所接收到的这四个电平中的任意一个，对所有像素而言,其大小性质都是一样的。

本实施例的有益效果如下：

液晶屏的所有液晶像素，可以同步的进行正常显示；其次，通过双栅晶体管的设计，显著的改变了液晶像素的内部设计，节省了电容占用的不透光的面积，改善了开口率，有利于提高亮度；并且，本实施例通过在正常显示阶段，进行栅极电路和源极电路的配合，把显示所用的数据编程进去，可以保留传统液晶屏栅极扫描驱动模式下，因为从第一行到最后一行扫描驱动模式时间比较长，对驱动能力要求比较低的优点；另外，通过每一帧画面里，设置一定时间的黑场，通过与背光点亮的光场的交替，改善了拖影现象，提升了画面质量；通过特定的缓冲设计逻辑，对于不同制作工艺的液晶屏，由于TFT工艺不同，其泄露电流能力不同，缓冲设计逻辑比较好的减少了泄露电流导致存储电容电压下降导致编程数据不准确，显示不准确的情况。

采用本实施例提供一种用于液晶像素的控制电路时，其控制方法如图9和图12所示，具体按照如下步骤实施：

S1，通过高电平向液晶像素电容充电，将液晶像素预置到高电平状态；具体为：

通过高电平将组成液晶屏的所有液晶像素一次性地、同步地预置到高电平；

S2，通过二阶编程模块进行编程，实现对预置充电模块进行放电，使其电荷达到液晶像素显示图像所需的维持电压；具体为：

通过第一同步信号Vst1和第二同步信号Vst2的配合，使第三晶体管T3导通，对液晶像素电容Cls进行放电，所述第三晶体管T3的导通的能力和导通的持续时间，由所述S3中保存在存储电容Cs中的电荷、第一同步信号Vst1和第二同步信号Vst2共同决定，将液晶像素电容Cls的电量从高电平状态释放到所需的电量，进而将液晶像素电容Cls的电压编程为液晶像素显示图像所需的维持电压；

需要说明的是：组成液晶屏的所有像素的二阶编程是同步一次性完成的；

S3，维持液晶像素的电荷电压，并同时通过一阶编程模块接收并保存来自外部控制单元输送的电荷，用于下一帧图像的显示；具体为：

S31，缓冲阶段：所述缓冲阶段通过推后一阶编程模块从液晶屏的第一行开始工作充电的时间，进而调整一阶编程模块中存储电容Cs的保持时间；

S32，一阶编程阶段：整个液晶屏从第一行至最后一行，依次进行充电操作，液晶屏的栅极驱动器gate driver和源极驱动器source driver相互配合，从第一行到最后一行，对每个液晶像素进行一阶编程充电；

其中，充电数据与所显示图像相关，由源极驱动器source driver控制。

更具体地：

在所述S1中，外部电平Vpre设置为高电平电压，第一同步信号Vst1设置为低电平电压，第二同步信号Vst2为高电平电压，第一晶体管T1的栅极数据信号Vg[n]为低电平电压；

根据上述设置，如图3所示，于是第二晶体管T2被导通，第一晶体管T1和第三晶体管T3均为断开状态，全部的像素阵列中的液晶像素电容Cls，均被同步地上拉到高电平电压VH，实现对对预置充电模块进行充电；

并且在该步骤中，液晶像素的VH和Vpre在液晶屏外部，各自由同一组电路控制，对全部液晶像素而言，其预置充电电压VH是同步被拉高的，其液晶像素电容Cls也是同步被充电的。

更具体地：

在所述S2中，设置第一同步信号Vst1为高电平电压，第二同步信号Vst2为低电平电压，Vpre为低电平电压，栅极数据信号Vg[n]为低电平电压；

根据上述设置，于是第一晶体管T1和第二晶体管T2断开，第三晶体管T3被导通，导通着的第三晶体管T3给液晶像素电容Cls进行放电。

该步骤的主要作用是：将S1阶段预置充电的液晶像素电容Cls里的电荷释放一部分出来以达到最终显示正确图像的电压。通过将第三晶体管T3导通，让存储电容Cs电容数据，以及Vst1和Vst2的高低电平状态，影响T3的导通能力以及导通时间，从而实现对液晶像素电容Cls进行适当的电荷释放，实现二阶编程，从而将液晶像素电容Cls的电压调整为最终显示所需要的电压电荷状态，当背光驱动点亮进入光场时序环节时，能显示出正确的图像。

其中，将液晶像素电容Cls被放电到何种电压取决于第三晶体管T3的导通能力，所述第三晶体管T3的导通能力取决于上一周期与第三晶体管T3的栅极耦合着的存储电容Cs上存储的电荷量，具体为：

第三晶体管T3的栅极耦合着的存储电容Cs上存储着的电荷量越多，则第三晶体管T3的导通能力越强，液晶像素电容Cls被下拉到越低的电压；反之，则液晶像素电容Cls上的电压量较高。

所述S2中，将液晶像素电容Cls的电压编程为液晶屏显示图像所需的维持电压，其中，将液晶像素电容Cls被放电到何种电压还取决于所述S2的时长，具体为：

当所述S2持续时间越长，则液晶像素电容Cls被下拉到越低的电压；反之，则液晶像素电容Cls上的电压量较高。

更具体地：

在所述S31中：缓冲阶段的时间取决于液晶屏的制作工艺，且其最大时间不大于一帧画面所用的时间。

所述S3中，显示控制***通过栅极驱动器GATE DRIVER，即设置Vg[n]为高电平，即可以驱动每一行的栅极数据线控制第一晶体管T1打开；源极驱动器SOURCE DRIVER将显示图像所用的电压信号Vdata通过第一晶体管T1输送到存储电容Cs。

所述S3中的通过一阶编程模块接收并保存来自外部控制单元输送的电荷，用于下一帧图像的显示，因为液晶屏有很多行液晶像素单元，从第一行开始编程，直到结束，时间比较长。本实施例中，一阶编程过程，可以延续到下一帧画面的预置充电环节即S1过程中。

更具体地：

在所述S31的缓冲阶段，背光源已经打开，此阶段的液晶像素电容Cls上保持着上一个阶段放电阶段时，放电后得到的维持电压，背光源驱动后，液晶显示能显示出正确的图像；

缓冲阶段用于驱动过程中的缓冲期和准备期，考虑到液晶栅极电路启动时的实际情况，需要设置一定时间的准备期，该准备期从10微秒到1毫秒不等，根据液晶性能和液晶屏的栅极驱动器GATE DRIVER的性能调整并固定，不同应用皆有不同。

更具体地：

在所述S3中，设置第一同步信号Vst1为低电平电压，第二同步信号Vst2为高电平电压，Vpre为低电平电压；

根据上述设置，于是第二晶体管T2和第三晶体管T3均处于断开状态。

进一步的，源极数据信号Vdata为高电平电压状态，栅极数据信号Vg[n]处于高电平电压状态，此时进入一阶编程状态；即按照液晶的基本原理，若干行液晶依次被栅极电路Vg[n]扫描打开存储电容Cs，液晶的源极数据电路进行充电工作即编程工作，这时存储电容Cs将获得合适的电量电荷状态，用于下一个周期的显示。

在所述S1和S2中，所述液晶屏的背光源关闭；在所述S3以及缓冲阶段中，所述液晶屏的背光源打开。

在其中一个实施例中：

所述S1和S2中液晶屏的背光源关闭，称之为黑场；所述S3以及缓冲阶段液晶屏的背光源打开，称之为光场；

所述背光源关闭和背光源打开交替进行，形成流水线型的场序驱动时序，为了进行说明，本实施例采用无CF膜滤色层的情况下，红绿蓝RGB三子场显示的场序法驱动模式为示例：

如图10所示，为流水线型的场序发光、编程模式，其中，Disp为背光打开显示一次图像；Prog为液晶屏全部像素顺序扫描执行依次一阶编程动作时间；1Frame Time是包含了红绿蓝三子场的一帧普通画面的时间；K为黑场即背光源关闭状态。

以3子场时序显示过程中，有3个子场；对于场序显示的逻辑，这三个子场可以是R红色子场，G绿色子场和B蓝色子场，即背光源的颜色，和该子场的数据吻合，也是R红色、G绿色和B蓝色；

进一步的，R红色子场显示的过程中，一阶编程充电数据完成。该编程数据用于下一个子场显示所用。以此类推。

进一步优选的流水线型场序显示液晶驱动的背光时序可以优化为如下图所示的逻辑，如图11所示：在该优选模式下，一阶编程过程，持续到了下一子场的S1阶段即预置充电阶段，但是没有延申到S2阶段即二阶编程阶段；K场即黑场的持续时间，大于或等于预置充电时间和二阶编程充电时间的总和。

进一步地，全部液晶像素的一阶编程时间，可延申到下一帧的S1阶段，且不能延伸至S2阶段，具体原因为：如果由于液晶的源极数据驱动器SOURCE driver的驱动能力或者栅极数据驱动器GATE DRIVER的能力不足，或者由于液晶扫描行数多，导致从第一行扫描开始，执行一阶编程充电行为，到最后一行完成，所花费的时间更长，那么可以采用如图11所示的优选的流水线型背光驱动和编程模式。在这个逻辑下，编程可以持续到K场即黑场期间。

并且，也可以通过调整缓冲阶段的时间，将下一个子帧的一阶编程充电的环节向后移动，一阶编程充电时间持续到K场即黑场画面的环节；这样能够减少一阶编程充电时间和实际发光子帧之间间隔的时间太长，而导致电荷泄漏造成的部分显示不均匀问题。

另外，在本实施例中，当所述第一同步信号Vst1和第二同步信号Vst2为方波时，所述的维持电压V_维持的范围为0≤V_维持≤V_全亮，其中，V_全亮为液晶像素被预置到最高电平时的电压；

当所述第一同步信号Vst1和第二同步信号Vst2为斜波时，所述的维持电压为高电平或零电平；

当所述维持电压为高电平时，所述高电平保持的时间取决于所述S3中的电荷以及斜波的参数；

进一步地，第一同步信号Vst1是斜波信号，而晶体管的栅极电压是Vst2+VQ(n)；当随着时间变化，第一同步信号Vst1的电压因为是斜波信号，所以其电压值不停变化。因此，会导致晶体管的阈值电压变化。直到某个时刻晶体管完全导通，此刻Vpx的电荷被释放完。

本实施例的有益效果如下：

(1)在常规的显示情况下，由于液晶电容编程是顺次进行的，数据编程从第一行到最后一行全部完成，所需要的正常时间很长，所以第一行显示的内容，与最后一行显示的内容，其实是不同步的；尤其在高分辨率的液晶显示环境下，其不同步的情况更为严重；

当采用场序法进行显示时，用RGB光源配合实现彩色显示的时候，采用以上的编程方法进行图像显示的时候，必须等最后一行编程完成才能开启光源进行显示，所以用于实际显示的时间被挤压到极小。这种情况下，一方面对背光的要求变得异常地高，容易造成显示器光源的寿命问题等；另一方面，又对显示器的数据驱动能力要求很高，需要在尽可能短的时间完成全部数据的编程，所以驱动芯片的成本和驱动能力要求很高。

而在本实施例中，数据编程与发光呈并行化流水线操作，例如在显示红色R子帧的环节，同步地也在进行着下一个子帧G所需要的数据编程动作。于是，数据写入动作并不会挤占掉有效显示时间，这就较显著地增加了有效时间，提升了场序显示的时间以及降低对编程器件的驱动能力要求；

当然，本实施例提供的技术方案不仅可以用于采用场序法进行显示的液晶屏，其还可以用于传统的液晶屏，即背景技术中的普通液晶屏。

(2)在采用存储电容Cs的情况下，存在的主要不足在于元件数量较多，液晶像素中花费较多的占地面积用于晶体管及电容，实际用于显示的空间减少，故显示像素的开口率低、光线透过效率低。尤其是像素电路中，电容要占用较大的面积，进一步降低了开口率；

而本实施例的双栅晶体管具有更简单的像素结构。其省略了原电路最消耗面积的电容元件，单元像素只需要用到3颗TFT。因此，其像素的开口率更高，背光转化到实际显示的光转化的效率更高；

(3)原电路的编程工作过程，取决于电容的电荷分配关系，由于IGZO TFT本身具有一定的寄生电容，尤其对于ESL型器件来说，它的寄生电容相对较大，则实际编程的电压值，较强烈地受到寄生电容的影响，由于工艺批次之间，寄生电容等不可避免地存在一定的偏差，这就导致了原像素电路的实际编程电压值可能随工艺批次的不同而存在着偏差；

而本实施例的电压编程过程，尤其是从前一帧编程态到本帧编程态的转化，主要依赖于双栅器件辅助栅极，即连接着的Vst1的电压高/低。在前一帧的编程态时，Vst1为低，于是双栅晶体管T4的阈值电压较大，第三晶体管T3不导通，vpx维持着前一帧的显示数据。而进入到本帧的编程态时，Vst1为高，从而双栅晶体管T4的阈值电压较小，第三晶体管T3进入导通状态，Vpx更新到本帧的显示数据。

以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求的保护范围为准。

Claims (7)

1.一种用于液晶像素的控制电路，其特征在于，其包括依次连接的预置充电模块(1)、二阶编程模块(2)和一阶编程模块(3)；

所述预置充电模块(1)，用于通过高电平向液晶像素电容充电，将液晶像素预置到高电平状态；

所述二阶编程模块(2)，根据一阶编程模块(3)的编程数据，实现对预置充电模块(1)进行放电，使其电荷达到液晶像素显示图像所需的维持电压；

所述一阶编程模块(3)，接收并保存来自外部控制单元输送的电荷，用于下一帧图像的显示。

2.根据权利要求1所述的用于液晶像素的控制电路，其特征在于，所述预置充电模块(1)包括液晶像素电容Cls，所述液晶像素电容Cls和液晶屏的基准电压连接。

3.根据权利要求2所述的用于液晶像素的控制电路，其特征在于，所述预置充电模块(1)进一步包括第二晶体管T2，所述第二晶体管T2的栅极耦合到外部电平Vpre，所述第二晶体管T2的漏极耦合到外部电平VH，所述第二晶体管T2的源极通过内部节点Vpx和液晶像素电容Cls连接。

4.根据权利要求3所述的用于液晶像素的控制电路，其特征在于，在所述预置充电模块(1)工作时，所述内部节点Vpx被外部电平VH拉高为高电平；经过二阶编程模块(2)进行二次编程后，所述内部节点Vpx为液晶像素显示图像所需的维持电压。

5.根据权利要求4所述的用于液晶像素的控制电路，其特征在于，所述二阶编程模块(2)包括存储电容Cs和第三晶体管T3，所述第三晶体管T3的漏级耦合到液晶像素电容Cls的上端和第二晶体管T2的源级，所述第三晶体管T3的源级耦合到第二同步信号Vst2，所述第三晶体管T3的栅极通过内部节点耦合到存储电容Cs的一端连接，所述存储电容Cs的另一端连接到第一同步信号Vst1。

6.根据权利要求1所述的用于液晶像素的控制电路，其特征在于，所述二阶编程模块(2)包括双栅晶体管T4，所述双栅晶体管T4的漏级通过内部节点Vpx并联液晶像素电容Cls的上端和第二晶体管T2的源级，所述双栅晶体管T4的源级耦合第二同步信号Vst2，所述双栅晶体管T4其中一个栅极连接到第一同步信号Vst1，另一个栅极通过内部节点Q与一阶编程模块(3)耦合。

7.根据权利要求5或6所述的用于液晶像素的控制电路，其特征在于，所述一阶编程模块(3)包括第一晶体管T1，所述第一晶体管T1的栅极连接用于驱动整个液晶屏的栅极驱动器gate driver，所述第一晶体管T1的源级连接用于驱动整个液晶屏的源极驱动器sourcedriver，所述第一晶体管T1的漏级通过内部节点Q与存储电容Cs和第三晶体管T3耦合。

Images