CN214279987U - 一种新型的槽栅型mos器件 - Google Patents
一种新型的槽栅型mos器件 Download PDFInfo
- Publication number
- CN214279987U CN214279987U CN202120653161.6U CN202120653161U CN214279987U CN 214279987 U CN214279987 U CN 214279987U CN 202120653161 U CN202120653161 U CN 202120653161U CN 214279987 U CN214279987 U CN 214279987U
- Authority
- CN
- China
- Prior art keywords
- type
- region
- doped
- area
- lightly doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型公开了一种新型的槽栅型MOS器件，包括：N型衬底，N型轻掺杂缓冲区，P型阱区，P型重掺杂源极区，N型轻掺杂区，P型掺杂区，N型重掺杂源极区，绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极；N型衬底的下面做漏极电极，N型衬底上有N型轻掺杂缓冲区，N型轻掺杂缓冲区上有P型阱区和N型轻掺杂区，N型轻掺杂区在P型阱区之间，N型轻掺杂区上有P型掺杂区，P型掺杂区上有N型重掺杂源极区，N型重掺杂源极区中间有槽型栅结构区，槽型栅结构区贯穿N型重掺杂源极区和P型掺杂区，并延伸到N型轻掺杂区，P型阱区上有P型重掺杂源极区，在源极区做源极电极，栅极多晶硅区做栅极电极。该器件可以提高开关速度。
Description
技术领域
本实用新型涉及半导体功率技术领域，具体涉及一种新型的槽栅型MOS器件。
背景技术
功率半导体器件是任何电子***不可缺少的电子器件，其主要应用在各种电源和驱动负载上。随着功率半导体器件的更新换代，新型功率半导体器件逐渐向实现节能、节材、环保和微型化等效益方面发展。
在功率MOS器件中，传统的表面栅MOS器件存在较大的比导通电阻和较高的功耗问题，无法很好地满足功率器件的需求。随后便产生了槽栅MOS器件，将传统的平面型生长栅结构，改变成基片内刻蚀出槽型结构，对其进行生长和填充栅结构，进而形成槽栅型MOS器件的槽栅结构。但传统的槽栅型结构会出现槽栅结构附近电子不均匀现象，致使该MOS器件还会具有很大的比导通电阻。传统的功率MOS器件依然采用硅半导体材料做基片，硅半导体材料在性能方面具有一定的局限性。
碳化硅材料有着优异的电学性能，如较大的禁带宽度、较高的热导率、较高的电子饱和漂移速度以及较高的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。碳化硅半导体材料在电力领域中被广泛应用于制备大功率电子器件。
针对上述问题，传统的MOS功率器件有待进一步改进。
实用新型内容
本实用新型所要解决的技术问题是：提供一种新型的槽栅型MOS器件，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行槽栅型MOS器件的制备；由于在半导体材料中，电子的运动速率比空穴的运动速率快，因此采用N型衬底，可以有效地提高该槽栅型MOS器件的开关速度；采用SiC半导体材料，可以增强该MOS器件的耐热性，进而可以在高温下工作；采用槽栅型结构，可以有效地降低该MOS器件的比导通电阻；采用N型轻掺杂区，由于N型轻掺杂区内有一部分槽栅结构，该部分槽栅结构可以活化N型轻掺杂区，且可以均匀N型轻掺杂区的电子-空穴，有助于电流更均匀地进入N型轻掺杂缓冲区。
为了解决上述技术问题，本实用新型的技术方案具体如下：
一种新型的槽栅型MOS器件，包括：N型衬底，N型轻掺杂缓冲区，P型阱区，P型重掺杂源极区，N型轻掺杂区，P型掺杂区，N型重掺杂源极区，绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极；
进一步地，所述漏极电极形成在所述N型衬底的下表面，在所述N型衬底的上表面设有所述N型轻掺杂缓冲区，在所述N型轻掺杂缓冲区的上表面设有两个P型阱区和一个N型轻掺杂区，所述N型轻掺杂区设置在所述两个P型阱区之间，在所述N型轻掺杂区的上表面设有所述P型掺杂区，在所述P型掺杂区的上表面设有N型重掺杂源极区，在所述N型重掺杂源极区的中间设有槽型栅结构区，所述槽型栅结构区包括绝缘层和栅极多晶硅区，所述绝缘层设置在所述栅极多晶硅区的侧面和底面上，所述槽型栅结构区贯穿N型重掺杂源极区和P型掺杂区，并延伸到N型轻掺杂区，所述两个P型阱区的上表面都设置所述P型重掺杂源极区，在所述P型重掺杂源极区和所述N型重掺杂源极区的上表面设有所述源极电极，在所述栅极多晶硅区的上表面设有所述栅极电极。
进一步地，所述N型衬底的厚度大于所述N型轻掺杂缓冲区的厚度。
进一步地，所述N型轻掺杂缓冲区的厚度大于所述P型阱区的厚度。
进一步地，所述绝缘层为一种单质或者化合物的绝缘材料。
进一步地，所述源极电极、栅极电极和漏极电极的材料为铜材料或者铝材料。
进一步地，所述P型掺杂区的厚度大于所述N型重掺杂源极区的厚度。
进一步地，所述P型掺杂区的厚度小于所述N型轻掺杂区的厚度。
进一步地，所述P型重掺杂源极区为P型重掺杂多晶硅源极区，就是多晶硅材料中掺杂P型物质。
进一步地，半导体衬底材料为半导体SiC基材料。
有益效果
本实用新型专利为一种新型的槽栅型MOS器件，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行槽栅型MOS器件的制备；由于在半导体材料中，电子的运动速率比空穴的运动速率快，因此采用N型衬底，可以有效地提高该槽栅型MOS器件的开关速度；采用SiC半导体材料，可以增强该MOS器件的耐热性，进而可以在高温下工作；采用槽栅型结构，可以有效地降低该MOS器件的比导通电阻；采用N型轻掺杂区，由于N型轻掺杂区内有一部分槽栅结构，该部分槽栅结构可以活化N型轻掺杂区，且可以均匀N型轻掺杂区的电子-空穴，有助于电流更均匀地进入N型轻掺杂缓冲区。可以有效地实现功率器件的运行快和损耗低的性能，还可以提高开关速度。
附图说明
图1为本实用新型一种新型的槽栅型MOS器件的结构示意图。
附图标号：1、N型衬底；2、N型轻掺杂缓冲区；3、P型阱区；4、P型重掺杂源极区；5、N型轻掺杂区；6、P型掺杂区；7、N型重掺杂源极区；8、绝缘层；9、栅极多晶硅区；G、栅极电极；S、源极电极；D、漏极电极。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
参阅图1所示，图1为本实用新型一种新型的槽栅型MOS器件的结构示意图。
本实用新型提供的一种新型的槽栅型MOS器件，包括：N型衬底1，N型轻掺杂缓冲区2，P型阱区3，P型重掺杂源极区4，N型轻掺杂区5，P型掺杂区6，N型重掺杂源极区7，绝缘层8，栅极多晶硅区9，栅极电极G，源极电极S和漏极电极D；
其中所述漏极电极D形成在所述N型衬底1的下表面，在所述N型衬底1的上表面设有所述N型轻掺杂缓冲区2，在所述N型轻掺杂缓冲区2的上表面设有两个P型阱区3和一个N型轻掺杂区5，所述N型轻掺杂区5设置在所述两个P型阱区3之间，在所述N型轻掺杂区5的上表面设有所述P型掺杂区6，在所述P型掺杂区6的上表面设有N型重掺杂源极区7，在所述N型重掺杂源极区7的中间设有槽型栅结构区，所述槽型栅结构区包括绝缘层8和栅极多晶硅区9，所述绝缘层8设置在所述栅极多晶硅区9的侧面和底面上，所述槽型栅结构区贯穿N型重掺杂源极区7和P型掺杂区6，并延伸到N型轻掺杂区5，所述两个P型阱区3的上表面都设置所述P型重掺杂源极区4，在所述P型重掺杂源极区4和所述N型重掺杂源极区7的上表面设有所述源极电极S，在所述栅极多晶硅区9的上表面设有所述栅极电极G。
尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。
Claims (9)
1.一种新型的槽栅型MOS器件，其特征在于，包括：N型衬底(1)，N型轻掺杂缓冲区(2)，P型阱区(3)，P型重掺杂源极区(4)，N型轻掺杂区(5)，P型掺杂区(6)，N型重掺杂源极区(7)，绝缘层(8)，栅极多晶硅区(9)，栅极电极(G)，源极电极(S)和漏极电极(D)；
其中所述漏极电极(D)形成在所述N型衬底(1)的下表面，在所述N型衬底(1)的上表面设有所述N型轻掺杂缓冲区(2)，在所述N型轻掺杂缓冲区(2)的上表面设有两个P型阱区(3)和一个N型轻掺杂区(5)，所述N型轻掺杂区(5)设置在所述两个P型阱区(3)之间，在所述N型轻掺杂区(5)的上表面设有所述P型掺杂区(6)，在所述P型掺杂区(6)的上表面设有N型重掺杂源极区(7)，在所述N型重掺杂源极区(7)的中间设有槽型栅结构区，所述槽型栅结构区包括绝缘层(8)和栅极多晶硅区(9)，所述绝缘层(8)设置在所述栅极多晶硅区(9)的侧面和底面上，所述槽型栅结构区贯穿N型重掺杂源极区(7)和P型掺杂区(6)，并延伸到N型轻掺杂区(5)，所述两个P型阱区(3)的上表面都设置所述P型重掺杂源极区(4)，在所述P型重掺杂源极区(4)和所述N型重掺杂源极区(7)的上表面设有所述源极电极(S)，在所述栅极多晶硅区(9)的上表面设有所述栅极电极(G)。
2.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，所述N型衬底(1)的厚度大于所述N型轻掺杂缓冲区(2)的厚度。
3.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，所述N型轻掺杂缓冲区(2)的厚度大于所述P型阱区(3)的厚度。
4.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，所述绝缘层(8)为一种单质或者化合物的绝缘材料。
5.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，所述源极电极(S)、栅极电极(G)和漏极电极(D)的材料为铜材料或者铝材料。
6.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，所述P型掺杂区(6)的厚度大于所述N型重掺杂源极区(7)的厚度。
7.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，所述P型掺杂区(6)的厚度小于所述N型轻掺杂区(5)的厚度。
8.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，所述P型重掺杂源极区(4)为P型重掺杂多晶硅源极区。
9.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，半导体衬底材料为半导体SiC基材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120653161.6U CN214279987U (zh) | 2021-03-31 | 2021-03-31 | 一种新型的槽栅型mos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120653161.6U CN214279987U (zh) | 2021-03-31 | 2021-03-31 | 一种新型的槽栅型mos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214279987U true CN214279987U (zh) | 2021-09-24 |
Family
ID=77798981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120653161.6U Active CN214279987U (zh) | 2021-03-31 | 2021-03-31 | 一种新型的槽栅型mos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214279987U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112928166A (zh) * | 2021-03-31 | 2021-06-08 | 厦门芯一代集成电路有限公司 | 一种新型的槽栅型mos器件及其制备方法 |
-
2021
- 2021-03-31 CN CN202120653161.6U patent/CN214279987U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112928166A (zh) * | 2021-03-31 | 2021-06-08 | 厦门芯一代集成电路有限公司 | 一种新型的槽栅型mos器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113130627B (zh) | 一种集成沟道二极管的碳化硅鳍状栅mosfet | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN212907744U (zh) | 一种浅沟道超结mos半导体功率器件 | |
| CN111799333A (zh) | 一种具有电场调制区域的umosfet结构 | |
| CN114944421B (zh) | 一种沟槽型碳化硅绝缘栅场效应晶体管及其制作方法 | |
| CN115188814B (zh) | 一种rc-jgbt器件及其制作方法 | |
| CN108198857A (zh) | 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构 | |
| CN116110796B (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
| CN114744041A (zh) | 一种内置异质结二极管的SiC沟槽型MOS器件结构 | |
| CN115881797A (zh) | 一种碳化硅器件及其制备方法 | |
| CN112186027A (zh) | 一种带有栅极沟槽结构的碳化硅mosfet | |
| CN214279987U (zh) | 一种新型的槽栅型mos器件 | |
| CN214672630U (zh) | 一种新型的高压槽栅mos器件 | |
| CN212907746U (zh) | 一种槽栅型超结mos半导体功率器件 | |
| CN213366599U (zh) | 带有栅极沟槽结构的碳化硅mosfet | |
| CN213184297U (zh) | 一种具有超结结构的平面型***栅igbt半导体功率器件 | |
| CN114843332A (zh) | 低功耗高可靠性半包沟槽栅mosfet器件及制备方法 | |
| CN214203695U (zh) | 一种基于sic的高压vdmos器件 | |
| CN209804661U (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件 | |
| CN214176043U (zh) | 一种基于sic的高压mos器件 | |
| CN112750912A (zh) | 一种高压碳化硅mos器件及其制备方法 | |
| CN213782024U (zh) | 一种基于sic的高压igbt器件 | |
| CN214542246U (zh) | 一种新型的高压vdmos器件 | |
| CN213546323U (zh) | 一种t型栅结构的mos器件 | |
| CN213184295U (zh) | 一种具有超结结构的槽栅型igbt半导体功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |