CN213182727U - 记忆卡的读写控制*** - Google Patents
记忆卡的读写控制*** Download PDFInfo
- Publication number
- CN213182727U CN213182727U CN202022480600.6U CN202022480600U CN213182727U CN 213182727 U CN213182727 U CN 213182727U CN 202022480600 U CN202022480600 U CN 202022480600U CN 213182727 U CN213182727 U CN 213182727U
- Authority
- CN
- China
- Prior art keywords
- interface
- memory card
- host system
- selector
- communication protocol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006854 communication Effects 0.000 claims abstract description 116
- 238000004891 communication Methods 0.000 claims abstract description 116
- 230000005540 biological transmission Effects 0.000 claims description 82
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000007175 bidirectional communication Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Credit Cards Or The Like (AREA)
Abstract
本实用新型提供一种记忆卡的读写控制***,包括记忆卡接口、主机***接口以及控制装置。当该记忆卡以一第一通讯协议运作时,该记忆卡接口经该第二选择器、该桥接装置以及该第一选择器来与该主机***接口电性连接。当该记忆卡以一第二通讯协议运作时,该记忆卡接口经该第二选择器来与该主机***接口电性连接,该记忆卡接口亦经该第一选择器来与该主机***接口电性连接。
Description
技术领域
本实用新型系关于一种电子装置,特别是关于一种记忆卡的读写控制***。
背景技术
随着信息技术的快速发展,电子产品的应用日益普及,例如笔记本电脑、手机、平板计算机等手持式电子装置处处可见。由于这些电子装置的特点是可随身携带、随时随地使用,并且为了使各种电子装置之间可以互相联机以进行较大量的数据传输,故通常是以记忆卡插接于卡片阅读机使上述的电子产品可擦写该记忆卡的数据,以扩充该电子产品的内存储存容量。
然而随着记忆卡的数据访问速度越来越快,无法以较旧版本规格的控制方式来存取较新版本规格的记忆卡,致使较新规格的记忆卡无法在较旧版本规格的卡片阅读机中使用,造成记忆卡与卡片阅读机控制芯片之间兼容性的问题,并且降低记忆卡的使用弹性。当同样以较新版本规格的控制方式来存取较新版本规格的记忆卡,其该控制方式的传输带宽远大于较旧版本规格的传输带宽,使记忆卡与卡片阅读机控制芯片之间的通信设计较为复杂,造成控制芯片的成本提高。有鉴于此,目前仍需要发展一种新式的电子装置,以改善上述问题。
实用新型内容
本实用新型之一目的在于提供一种记忆卡的读写控制***,藉由控制装置的控制模块以及第一选择器,使主机***只需透过一个接口,即可以不同的通讯协议读写记忆卡的数据,解决记忆卡与读写控制***之间兼容性的问题,并且提高记忆卡的使用弹性,同时降低读写控制***的生产成本。
为达成上述目的,本实用新型之一实施例中的读写控制***,用以控制一记忆卡的数据之读写,该读写控制***包括:一记忆卡接口,用以连接该记忆卡;一主机***接口,电性连接该记忆卡接口,且该主机***连接该主机***接口;以及一控制装置,包括一控制模块以及一第一选择器,该控制模块电性连接该记忆卡接口、该主机***接口以及该第一选择器,该第一选择器电性连接该记忆卡接口以及该主机***接口,该控制模块包括:一桥接装置,电性连接该主机***接口、该记忆卡接口以及该第一选择器;以及一第二选择器,电性连接该主机***接口、该记忆卡接口以及该桥接装置;其中,当该记忆卡以一第一通讯协议运作时,该记忆卡接口经该第二选择器、该桥接装置以及该第一选择器来与该主机***接口电性连接;其中,当该记忆卡以一第二通讯协议运作时,该记忆卡接口经该第二选择器来与该主机***接口电性连接,该记忆卡接口亦经该第一选择器来与该主机***接口电性连接。
在一实施例中,该控制装置侦测该记忆卡电性连接该记忆卡接口,并默认以该第一通讯协议与该记忆卡连接,以该第一通讯协议启动该记忆卡。
在一实施例中,该桥接装置包括:一第一接口,电性连接该主机***接口以及该第一选择器;以及一第二接口,电性连接该记忆卡接口、该第一接口以及该第二选择器;其中,当该记忆卡以该第一通讯协议运作时,该记忆卡接口经由该第二选择器、该第二接口以及该第一接口,并且经由该控制装置的该第一选择器,以与该主机***接口电性连接,其中该记忆卡接口、该第二接口、该第一接口以及该主机***接口间的传输路径定义为一第一传输路径,该记忆卡接口、该第二选择器、该第二接口、该第一接口、该第一选择器以及该主机***接口间的传输路径定义为一第二传输路径,使该主机***透过该第一传输路径以与该记忆卡接口通讯并且透过该第二传输路径以该第一通讯协议读写该记忆卡的该数据;其中,当该记忆卡以该第二通讯协议运作时,该记忆卡接口经由该第二选择器以及该第一接口,以与该主机***接口电性连接,并且该记忆卡接口经由该控制装置的该第一选择器,以与该主机***接口电性连接,其中该记忆卡接口、该第二选择器以及该主机***接口间的传输路径定义为一第三传输路径,该记忆卡接口、该第一选择器以及该主机***接口间的传输路径定义为一第四传输路径,使该主机***透过该第三传输路径以与该记忆卡接口通讯并且透过该第四传输路径以该第二通讯协议读写该记忆卡的该数据。
在一实施例中,该主机***接口包括一第一子接口以及一第二子接口,该第一选择器包括一第一传收端以及一第二传收端,当该记忆卡以该第一通讯协议运作时,该主机***透过该主机***接口以一第一触发信号触发该第一选择器的该第一传收端,以让该记忆卡接口透过该桥接装置以及该第一传收端电性连接该主机***接口的该第二子接口,该记忆卡接口亦透过该第二选择器以及该桥接装置电性连接该主机***接口的该第一子接口。
在一实施例中,当该记忆卡以该第二通讯协议运作时,该第二接口以一第二触发信号触发该第二选择器,以让该记忆卡接口透过该第二选择器电性连接该主机***接口的该第一子接口,且该主机***透过该主机***接口以该第一触发信号触发该第一选择器的该第二传收端,以让该记忆卡接口透该第二传收端电性连接该主机***接口的该第二子接口。
在一实施例中,当该记忆卡以该第二通讯协议运作时,该主机***接口断开该第一选择器的该第一传收端。
在一实施例中,该主机***透过该主机***接口、该第一选择器的该第二传收端以及该第二选择器与该记忆卡通讯,以判断该记忆卡是否支持该主机***的协议版本,该协议版本包括PCIe1.0、PCIe2.0以及PCIe3.0协议版本。
在一实施例中,当该主机***经该主机***接口确认该记忆卡的该第一通讯协议支持该主机***的PCIe1.0协议版本或是PCIe2.0协议版本,该主机***透过该主机***接口与该第一选择器的该第一传收端读写该记忆卡的该数据,当该主机***经该主机***接口确认该记忆卡的该第二通讯协议支持该主机***的PCIe3.0协议版本,该主机***透过该主机***接口与该第一选择器的该第二传收端读写该记忆卡的该数据。
在一实施例中,该桥接装置更包括一非挥发性内存快捷协议控制器,透过该第一接口电性连接该第一选择器,并与该主机***接口的该第二子接口电性连接,当该记忆卡不支持该第二通讯协议的运作时,该主机***透过该主机***接口与该非挥发性内存快捷协议控制器存取该记忆卡的数据,当该记忆卡支持该第二通讯协议的运作时,该主机***的一非挥发性内存快捷(NVMe)协议驱动程序透过该主机***接口以及该第一选择器的该第二传收端存取该记忆卡的数据。
在一实施例中,该记忆卡的该第一通讯协议定义为安全数字(SD)模式,该记忆卡的该第二通讯协议定义为快捷安全数字(SD Express)模式。
在一实施例中,该记忆卡的该第一通讯协议的数据传输率小于该第二通讯协议的数据传输率。
本实用新型之另一实施例中的读写控制***,用以控制一记忆卡的数据之读写,该读写控制***包括:一第一传输路径,连接于一记忆卡接口、一桥接装置以及一主机***接口之间,其中该记忆卡接口用以连接该记忆卡;一第二传输路径,连接于该记忆卡接口、一第二选择器、该桥接装置、一第一选择器以及该主机***接口之间;一第三传输路径,连接于该记忆卡接口、该第二选择器以及该主机***接口之间;以及一第四传输路径,连接于该记忆卡接口、该第一选择器以及该主机***接口之间;其中,当该记忆卡以该第一通讯协议运作时,该主机***经该主机***接口透过该第一传输路径以与该记忆卡接口通讯并且透过该第二传输路径以该第一通讯协议读写该记忆卡的该数据;其中,当该记忆卡以该第二通讯协议运作时,该主机***经该主机***接口透过该第三传输路径以与该记忆卡接口通讯并且透过该第四传输路径以该第二通讯协议读写该记忆卡的该数据。
在一实施例中,该主机***接口包括一第一子接口以及一第二子接口,该桥接装置包括一第一接口以及一第二接口,该第一选择器包括一第一传收端以及一第二传收端,当该记忆卡以该第一通讯协议运作时,该主机***经该主机***接口以一第一触发信号触发该第一选择器的该第一传收端,以让该记忆卡接口透过该桥接装置以及该第一传收端电性连接该主机***接口的该第二子接口,该记忆卡接口亦透过该第二选择器以及该桥接装置电性连接该主机***接口的该第一子接口。
在一实施例中,当该记忆卡以该第二通讯协议运作时,该第二接口以一第二触发信号触发该第二选择器,以让该记忆卡接口透过该第二选择器电性连接该主机***接口的该第一子接口,且该主机***接口以该第一触发信号触发该第一选择器的该第二传收端,以让该记忆卡接口透该第二传收端电性连接该主机***接口的该第二子接口。
在一实施例中,当该记忆卡以该第二通讯协议运作时,该主机***接口断开该第一选择器的该第一传收端。
本实用新型之读写控制***,藉由控制装置的控制模块以及第一选择器,使主机***只需透过一个接口,即可以不同的通讯协议读写记忆卡的数据,解决记忆卡与读写控制***之间兼容性的问题,并且提高记忆卡的使用弹性,同时降低读写控制***的生产成本。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本实用新型所属技术领域中具有通常知识者来讲,还可以根据这些附图获得其他的附图。
图1为绘示依据本实用新型第一实施例中读写控制***之方块图;及
图2为绘示依据本实用新型第二实施例中读写控制***之方块图;
图3为绘示依据本实用新型第一实施例中读写控制方法之流程图;
图4-5为绘示依据本实用新型第二实施例中读写控制方法之流程图。
具体实施方式
请参照图式,其中相同的组件符号代表相同的组件或是相似的组件,本实用新型的原理是以实施在适当的运算环境中来举例说明。以下的说明是基于所例示的本实用新型具体实施例,其不应被视为限制本实用新型未在此详述的其它具体实施例。
参考第1图,其系绘示依据本实用新型第一实施例中读写控制***之方块图。该读写控制***用以供一主机***103读写一记忆卡100的数据。该读写控制***包括记忆卡接口101、主机***接口102以及控制装置104。
如第1图所示,该记忆卡接口101用以连接该记忆卡100。该主机***接口102电性连接该记忆卡接口101,且该主机***103连接该主机***接口102。该控制装置104连接于记忆卡接口101与主机***接口102之间。该控制装置 104包括控制模块106以及第一选择器108,该控制模块106电性连接该记忆卡接口101、该主机***接口102以及该第一选择器108,该第一选择器108电性连接该记忆卡接口101以及该主机***接口102。该控制模块106包括桥接装置109以及第二选择器114,该桥接装置109电性连接该主机***接口102、该记忆卡接口101以及该第一选择器108,该第二选择器114电性连接该主机***接口102、该记忆卡接口101以及该桥接装置109。其中,当该记忆卡100 以第一通讯协议运作时,该记忆卡接口101经该第二选择器114、该桥接装置 109以及该第一选择器108来与该主机***接口102电性连接。当该记忆卡100 以第二通讯协议运作时,该记忆卡接口101经该第二选择器114来与该主机***接口102电性连接,该记忆卡接口101亦经该第一选择器101来与该主机***接口102电性连接。
如第1图所示,在一实施例中,该主机***103经该控制装置104侦测出该记忆卡接口101电性连接该主机***接口102,并以该第一通讯协议与该记忆卡100连接,以该第一通讯协议初始化或启动(Initialization process)该记忆卡 100。该初始化例如是该主机***接口102对该记忆卡100提供运作所需要的电力,该主机***接口102对该记忆卡100传送运作、存取的指令,透过该记忆卡接口101以建立该主机***接口102与该记忆卡100之间双向通信。如第1 图所示,在一实施例中,该桥接装置109包括第一接口110以及第二接口112。该第一接口110电性连接该主机***接口102以及该第一选择器108,该第二接口112电性连接该记忆卡接口101、该第一接口110以及该第二选择器114。
如第1图所示,在一实施例中,当该记忆卡100以该第一通讯协议运作时,该记忆卡100的该第一通讯协议例如为安全数字(SD)模式时,该记忆卡接口101 可经由该第二选择器114、该第二接口110以及该第一接口112,并且经由该控制装置104的该第一选择器108,以与该主机***接口102电性连接,其中该记忆卡接口101、该第二接口112、该第一接口110以及该主机***接口102 间的传输路径定义为第一传输路径P1,该记忆卡接口101、该第二选择器114、该第二接口112、该第一接口110、该第一选择器108以及该主机***接口102 间的传输路径定义为第二传输路径P2,使该主机***接口102透过该第一传输路径P1以与该记忆卡接口101通讯并且透过该第二传输路径P2以该第一通讯协议读写该记忆卡100的该数据。在一实施例中,该主机***接口102经该第一传输路径P1侦测出该记忆卡接口101电性连接该主机***接口102。该主机***接口102经该第一传输路径P1以该第一通讯协议对该记忆卡100初始化。在一较佳实施例中,在侦测该记忆卡100的连接过程中,该主机***103例如是透过主机***接口102与该桥接装置109的该第一接口110以及该第二接口 112,以该第一通讯协议初始化或启动该记忆卡100。
如第1图所示,在一实施例中,当该记忆卡100以该第二通讯协议运作时,例如该记忆卡100的第二通讯协议为快捷安全数字(SD Express)模式时,该记忆卡接口101经由该第二选择器114与该主机***接口102电性连接,并且该记忆卡接口101经由该控制装置104的该第一选择器108,以与该主机***接口 102电性连接,其中该记忆卡接口101、该第二选择器114以及该主机***接口 102间的传输路径定义为第三传输路径P3,该记忆卡接口101、该第一选择器 108以及该主机***接口102间的传输路径定义为第四传输路径P4,使该主机***接口102透过该第三传输路径P3以与该记忆卡接口101通讯并且透过该第四传输路径P4以该第二通讯协议读写该记忆卡100的该数据。其中,在判断该记忆卡100支持该第二通讯协议运作后,本实施例例如会先以该第二通讯协议初始化或启动(Initializationprocess)该记忆卡100,以再进行后续的通讯或是读写作业。
如第1图所示,在一实施例中,记忆接口101例如是安全数字记忆卡(securedigital memory card)协议,如SD-UHS I、SD-UHS II、SD-UHS III、SD 7.0等协议版本,但不限于此。在一实施例中,该记忆卡100的该第一通讯协议定义为安全数字(SD)模式,例如是SD-UHS I、SD-UHS II、SD-UHS III协议版本。该记忆卡100的该第二通讯协议定义为快捷安全数字(SD Express)模式。该安全数字模式系为快捷安全数字模式以前的协议版本,该快捷安全数字模式系为安全数字(SD)7.0协议版本,例如是支持安全数字(SD)7.0协议版本或是之后更新的协议版本。该记忆卡100的该第一通讯协议的数据传输率小于该第二通讯协议的数据传输率。主机***接口102例如是快捷周边组件互联根复合(peripheralcomponent interconnect express(PCIe)root complex)组件,用以将处理器与内存连接到由一个或多个交换装置组成的PCIe交换架构,可设置于笔记本电脑、手机、平板计算机,或是其他的处理器与内存连接的电子装置中。控制装置104 例如是卡片阅读机的控制芯片或是控制电路,但不限于此。
如第1图所示,在一实施例中,该主机***接口102包括第一子接口102a 以及第二子接口102b,该第一选择器108包括第一传收端FT以及第二传收端 ST。例如,该第一子接口102a包括快捷周边组件互联重设(PCI Express Reset, PERST#)信号、频率请求运行信号(clock request,CLKREQ#)、以及参考频率差分对信号(reference clock,REFCLK+,REFCLK-),其中快捷周边组件互联重设 (PERST#)信号用以管理该第二子接口102b的复位运作;频率请求运行信号
(clock request,CLKREQ#)用以请求参考频率运行;参考频率差分对信号(reference clock,REFCLK+,REFCLK-)用以提供参考频率。第一子接口102a电性连接于该桥接装置109的第一接口110、以及该第二选择器114,用以传输上述4个信号,包括PERST#、CLKREQ#、REFCLK+、REFCLK-4个信号。该第二子接口102b用以执行接口装置102与记忆卡接口101之间的数据传送/接收(transmit/receive,TX/RX)。该第二子接口102b支持PCIe1.0、PCIe2.0以及 PCIe3.0协议版本。如PCIe1.0的传输带宽系为2.5GHz,如PCIe2.0的传输带宽系为5.0GHz,如PCIe3.0的传输带宽系为8.0GHz。第一传收端FT例如是一低速传收端,第二传收端ST例如是一高速传收端,但不以此为限,例如是第一传收端FT与第二传收端ST具有不同的传输带宽。
如第1图所示,在一实施例中,当该记忆卡100以该第一通讯协议运作时,该主机***接口102以第一触发信号TS1触发该第一选择器108的该第一传收端FT,以让该记忆卡接口101透过该桥接装置109以及该第一传收端FT电性连接该主机***接口102的该第二子接口102b,该记忆卡接口101亦透过该第二选择器114以及该桥接装置109电性连接该主机***接口102的该第一子接口102a。第一传收端FT例如是一低速传收端,但不以此为限,例如是第一传收端FT与第二传收端ST具有不同的传输带宽。
如第1图所示,在一实施例中,当该记忆卡100以该第二通讯协议运作时,该桥接装置109的第二接口112以第二触发信号TS2触发该第二选择器114,以让该记忆卡接口101透过该第二选择器114电性连接该主机***接口102的该第一子接口102a,且该主机***接口102以该第一触发信号TS1触发该第一选择器108的该第二传收端ST,以让该记忆卡接口101透该第二传收端ST电性连接该主机***接口102的该第二子接口102b。在一实施例中,当该记忆卡 100以该第二通讯协议运作时,该主机***接口102断开该第一选择器108的该第一传收端FT。
如第1图所示,该主机***103例如会经该主机***接口102以透过该第一选择器108的该第二传收端ST以及该第二选择器114扫描该记忆卡100,以判断该记忆卡100是否支持该主机***接口102的协议版本,该协议版本包括 PCIe1.0、PCIe2.0以及PCIe3.0协议版本。当确认该记忆卡100的该第一通讯协议支持该主机***接口102的PCIe1.0协议版本或是PCIe2.0协议版本,该主机***103例如会经该主机***接口102以透过该第一选择器114的该第一传收端FT读写该记忆卡100的该数据。当确认该记忆卡100的该第二通讯协议支持该主机***接口102的PCIe3.0协议版本,该主机***103例如会经该主机***接口102以透过该第一选择器108的该第二传收端ST读写该记忆卡100 的该数据。
如第1图所示,在一实施例中,该桥接装置109的第二接口112包括控制接口112a以及传收接口112b,该控制接口112a连接该记忆卡接口101,该传收接口112b连接该第二选择器114。控制接口112a包括安全数字指令(secure digital command,SD CMD)以及安全数字频率(secure digital clock,SD CLK)等信号,用以建立第二接口112与记忆卡接口101之间的通信链接。传收接口112b 包括安全数字数据(secure digital data,SD DAT),例如是SD DAT 0~3,其包括4 个位,用以传收第二接口112与记忆卡接口101之间的数据。该第二接口112 的控制接口112a以及传收接口112b分别用以转换该主机***接口102的该第一子接口102a以及第二子接口102b与该第一通讯协议之间的通讯以及数据传输格式。在一实施例中,该第二选择器114例如多任务器,但不限于此,例如以电路组件或是逻辑组件组合而成的选择器。在一实施例中,第二接口112例如是SD-UHS I的主控制器。
如图1所示,在一实施例中,该读写控制***用以控制一记忆卡100的数据之读写,该读写控制***包括第一传输路径P1、第二传输路径P2、第三传输路径P3以及第四传输路径P4。该第一传输路径P1连接于一记忆卡接口101、一桥接装置109以及一主机***接口102之间,其中该记忆卡接口101用以连接该记忆卡100。该第二传输路径P2连接于该记忆卡接口101、一第二选择器 114、该桥接装置109、一第一选择器108以及该主机***接口102之间。该第三传输路径P3连接于该记忆卡接口101、该第二选择器114以及该主机***接口102之间。该第四传输路径P4连接于该记忆卡接口101、该第一选择器108 以及该主机***接口102之间。其中,当该记忆卡100以该第一通讯协议运作时,该主机***103透过该第一传输路径P1以与该记忆卡接口101通讯并且透过该第二传输路径P2以该第一通讯协议读写该记忆卡100的该数据。其中,当该记忆卡100以该第二通讯协议运作时,该主机***103透过该第三传输路径 P3以与该记忆卡接口101通讯并且透过该第四传输路径P4以该第二通讯协议读写该记忆卡100的该数据。
第2图系绘示依据本实用新型第二实施例中读写控制***之方块图,第2 图的读写控制***类似于第1图的读写控制***,其差异在于第二接口112与第一接口110之间还设置一非挥发性内存快捷(NVMe)协议控制器200。当该主机***103确认该记忆卡100支持该第一通讯协议,例如是支持该主机***接口102的PCIe1.0协议版本或是PCIe2.0协议版本,该主机***103经该主机***接口102透过该第一选择器108的该第一传收端FT经由第一接口110、NVMe 控制器200以及第二接口112读写该记忆卡100的该数据。当该主机***接口 102确认该记忆卡100支持该第二通讯协议,例如是支持该主机***接口102 的PCIe3.0协议版本,该主机***103内的一非挥发性内存快捷(NVMe)协议驱动程序可透过该第一选择器108的该第二传收端ST读写该记忆卡100的该数据。
根据上述,本实用新型之读写控制***,藉由控制装置104的控制模块106 以及第一选择器108,使主机***103只需透过一个接口,即可支持不同的通讯协议读写记忆卡100的数据,解决记忆卡100与读写控制***之间兼容性的问题,并且提高记忆卡100的使用弹性,同时降低读写控制***的生产成本。
参考第1图以及第3图,第3图系绘示依据本实用新型第一实施例中读写控制方法之流程图。该读写控制方法用于一读写控制***,以供主机***103 透过该读写控制***读写记忆卡100。该读写控制***包括一记忆卡接口101、一主机***接口102以及一控制装置104,该控制装置104包括一控制模块106 以及一第一选择器108,该控制模块106包括一第一接口110、一第二接口112 以及第二选择器114,该主机***接口102包括一第一子接口102a以及一第二子接口102b,该第一选择器108包括第一传收端FT以及第二传收端ST,该读写控制方法包括下列步骤:
在步骤S300中,该主机***103经该主机***接口102以第一触发信号 TS1触发该第一选择器108的第一传收端FT,该主机***103经由该主机***接口102、该第一选择器108的该第一传收端FT以及该控制模块106电性连接该记忆卡接口101。
在步骤S302中,侦测出该记忆卡100连接于该主机***接口102以及该控制装置104。在一实施例中,该主机***103是以一第一通讯协议与该记忆卡100连接。
在步骤S304中,判断该记忆卡100是否支持一第二通讯协议的运作。
在步骤S306中,当判断该记忆卡100不支持该第二通讯协议的运作时(即,该记忆卡100以该第一通讯协议运作),该记忆卡接口101经该第二选择器114、该桥接装置109以及该第一选择器108来与该主机***接口102电性连接,使该主机***103透过该主机***接口102以该第一通讯协议读写该记忆卡100 的该数据。
在步骤S308中,当判断该记忆卡100支持该第二通讯协议运作时,该记忆卡接口101经该第二选择器114来与该主机***接口102电性连接,该记忆卡接口101亦经该第一选择器108来与该主机***接口102电性连接,并且该主机***103透过该主机***接口102、该控制装置104的该第一选择器108 的该第二传收端ST,以该第二通讯协议读写该记忆卡100的该数据。
参考第1图以及第4图,第4图系绘示依据本实用新型第二实施例中读写控制方法之流程图。用于读写控制***,该读写控制***包括一记忆卡接口101、一主机***接口102以及一控制装置104,该控制装置104包括一控制模块106 以及一第一选择器108,该控制模块106包括一第一接口110、一第二接口112 以及第二选择器114,该主机***接口102包括一第一子接口102a以及一第二子接口102b,该第一选择器108包括第一传收端FT以及第二传收端ST,该读写控制方法包括下列步骤:
在步骤S400中,主机***103透过该主机***接口102以第一触发信号 TS1触发该第一选择器108的第一传收端FT,该主机***接口102经由该第一选择器108的该第一传收端FT以及该控制模块106电性连接该记忆卡接口101。
在步骤S402中,侦测该记忆卡100电性连接该记忆卡接口101。其中,本实施例例如是以该第一通讯协议与该记忆卡100进行连接。在一较佳实施例中,该控制装置104侦测出该记忆卡100电性连接该记忆卡接口101。该控制装置 104例如可将侦测讯息传送至该主机***103。凡具有侦测出该记忆卡100电性连接该记忆卡接口101的动作皆属本揭露的精神与范畴,本文在此不作任何限制。
在步骤S404中,该第二接口112产生第二触发信号TS2以触发该第二选择器114。
在步骤S406中,以该第一通讯协议初始化或启动(Initialization process)该记忆卡100。在一实施例中,该主机***103例如可透过该控制模块106的桥接装置109之第一接口110以及第二接口112,以该第一通讯协议来初始化或启动该记忆卡100。在其他实施例中,该控制模块106亦可透过桥接装置109 之第一接口110以及第二接口112,以该第一通讯协议来对该记忆卡100初始化或启动。凡以该第一通讯协议初始化或启动该记忆卡100的动作皆属本揭露的精神与范畴,本文在此不作任何限制。
在步骤S408中,判断该记忆卡100是否支持该第二通讯协议的运作。在一实施例中,该主机***103可经该主机***接口102以透过该第一选择器108 的该第一传收端FT,以判断该记忆卡100是否支持该第二通讯协议的运作。在其他实施例中,例如可由控制模块106来判断该记忆卡100是否支持该第二通讯协议的运作。凡判断该记忆卡100是否支持该第二通讯协议的运作的技术皆属本揭露的精神与范畴,本文在此不作任何限制。值得一提的是,当判断该记忆卡100支持该第二通讯协议运作之后,亦例如会再以该第二通讯协议初始化或启动(Initialization process)该记忆卡。
在步骤S410中,当判断该记忆卡100支持该第二通讯协议运作时,该第二接口112以该第二触发信号TS2触发该第二选择器114,以让该记忆卡接口101 透过该第二选择器114电性连接该主机***接口102的该第一子接口102a,在一实施例中,该第一子接口102a例如是支持PCIe3.0协议版本。
在步骤S412中,当该记忆卡100以该第二通讯协议运作时,该主机***接口102以该第一触发信号TS1触发该第一选择器108该第二传收端ST,以让该记忆卡接口101透该第二传收端ST电性连接该主机***接口102的该第二子接口102b,在一实施例中,该第二子接口102b例如是支持PCIe3.0协议版本。
在步骤S414中,当该记忆卡100以该第二通讯协议运作时,该主机***接口102断开该第一选择器108的该第一传收端FT,该第一传收端FT例如是支持PCIe1.0以及PCIe2.0协议版本。
在步骤S416中,该主机***接口102透过该第一选择器108的该第二传收端ST以及该第二选择器114的控制接口112a与该记忆卡100通讯,以判断该记忆卡100是否支持该主机***103的协议版本,该协议版本包括PCIe1.0、 PCIe2.0以及PCIe3.0协议版本。
在步骤S408之后,若判断该记忆卡100不支持该第二通讯协议的运作,即进行步骤S418。亦即,在步骤S418中,该主机***103经该主机***接口 102确认该记忆卡100的该第一通讯协议支持该主机***接口102的PCIe1.0 协议版本或是PCIe2.0协议版本,该主机***接口102透过该第一选择器108 的该第一传收端FT读写该记忆卡100的该数据。
承上,在步骤S416时,若判断该记忆卡100支持PCIe1.0、PCIe2.0协议版本,则进行步骤S418。相对地,若判断该记忆卡100支持PCIe3.0协议版本,则进行步骤S420。在步骤S420中,当该主机***接口102确认该记忆卡100 的该第二通讯协议支持该主机***接口102的PCIe3.0协议版本,该主机*** 103经该主机***接口102透过该第一选择器108的该第二传收端ST读写该记忆卡100的该数据。
在一较佳实施例中,于执行步骤414之后,亦可直接执行步骤S420,以让该主机***接口102透过该第一选择器108的该第二传收端ST读写该记忆卡 100的该数据。
综上所述,本实用新型之读写控制***及其方法,藉由控制装置的控制模块以及第一选择器,使主机***只需透过一个接口,即可以不同的通讯协议读写记忆卡的数据,解决记忆卡与读写控制***之间兼容性的问题,并且提高记忆卡的使用弹性,同时降低读写控制***的生产成本。
虽然本申请已以优选实施例揭露如上,但上述优选实施例并非用以限制本申请,本领域的普通技术人员,在不脱离本申请的精神和范围内,均可作各种更动与润饰,因此本申请的保护范围以权利要求界定的范围为准。
Claims (15)
1.一种读写控制***,其特征在于,用以供一主机***读写一记忆卡的数据,该读写控制***包括:
一记忆卡接口,用以连接该记忆卡;
一主机***接口,电性连接该记忆卡接口,且该主机***连接该主机***接口;以及
一控制装置,包括一控制模块以及一第一选择器,该控制模块电性连接该记忆卡接口、该主机***接口以及该第一选择器,该第一选择器电性连接该记忆卡接口以及该主机***接口,该控制模块包括:
一桥接装置,电性连接该主机***接口、该记忆卡接口以及该第一选择器;以及
一第二选择器,电性连接该主机***接口、该记忆卡接口以及该桥接装置;
其中,当该记忆卡以一第一通讯协议运作时,该记忆卡接口经该第二选择器、该桥接装置以及该第一选择器来与该主机***接口电性连接;
其中,当该记忆卡以一第二通讯协议运作时,该记忆卡接口经该第二选择器来与该主机***接口电性连接,该记忆卡接口亦经该第一选择器来与该主机***接口电性连接。
2.如权利要求1所述之读写控制***,其特征在于,该控制装置侦测该记忆卡电性连接该记忆卡接口,并默认以该第一通讯协议与该记忆卡连接,以该第一通讯协议启动该记忆卡。
3.如权利要求1所述之读写控制***,其特征在于,该桥接装置包括:
一第一接口,电性连接该主机***接口以及该第一选择器;以及
一第二接口,电性连接该记忆卡接口、该第一接口以及该第二选择器;
其中,当该记忆卡以该第一通讯协议运作时,该记忆卡接口经由该第二选择器、该第二接口以及该第一接口,并且经由该控制装置的该第一选择器,以与该主机***接口电性连接,其中该记忆卡接口、该第二接口、该第一接口以及该主机***接口间的传输路径定义为一第一传输路径,该记忆卡接口、该第二选择器、该第二接口、该第一接口、该第一选择器以及该主机***接口间的传输路径定义为一第二传输路径,使该主机***透过该第一传输路径以与该记忆卡接口通讯并且透过该第二传输路径以该第一通讯协议读写该记忆卡的该数据;
其中,当该记忆卡以该第二通讯协议运作时,该记忆卡接口经由该第二选择器以与该主机***接口电性连接,并且该记忆卡接口经由该控制装置的该第一选择器,以与该主机***接口电性连接,其中该记忆卡接口、该第二选择器以及该主机***接口间的传输路径定义为一第三传输路径,该记忆卡接口、该第一选择器以及该主机***接口间的传输路径定义为一第四传输路径,使该主机***透过该第三传输路径以与该记忆卡接口通讯并且透过该第四传输路径以该第二通讯协议读写该记忆卡的该数据。
4.如权利要求3所述之读写控制***,其特征在于,该主机***接口包括一第一子接口以及一第二子接口,该第一选择器包括一第一传收端以及一第二传收端,当该记忆卡以该第一通讯协议运作时,该主机***透过该主机***接口以一第一触发信号触发该第一选择器的该第一传收端,以让该记忆卡接口透过该桥接装置以及该第一传收端电性连接该主机***接口的该第二子接口,该记忆卡接口亦透过该第二选择器以及该桥接装置电性连接该主机***接口的该第一子接口。
5.如权利要求4所述之读写控制***,其特征在于,当该记忆卡以该第二通讯协议运作时,该第二接口以一第二触发信号触发该第二选择器,以让该记忆卡接口透过该第二选择器电性连接该主机***接口的该第一子接口,且该主机***透过该主机***接口以该第一触发信号触发该第一选择器的该第二传收端,以让该记忆卡接口透该第二传收端电性连接该主机***接口的该第二子接口。
6.如权利要求4所述之读写控制***,其特征在于,当该记忆卡以该第二通讯协议运作时,该主机***接口断开该第一选择器的该第一传收端。
7.如权利要求4所述之读写控制***,其特征在于,该主机***透过该主机***接口、该第一选择器的该第二传收端以及该第二选择器与该记忆卡通讯,以判断该记忆卡是否支持该主机***的协议版本,该协议版本包括PCIe1.0、PCIe2.0以及PCIe3.0协议版本。
8.如权利要求7所述之读写控制***,其特征在于,当该主机***经该主机***接口确认该记忆卡的该第一通讯协议支持该主机***的PCIe1.0协议版本或是PCIe2.0协议版本,该主机***透过该主机***接口与该第一选择器的该第一传收端读写该记忆卡的该数据,当该主机***经该主机***接口确认该记忆卡的该第二通讯协议支持该主机***的PCIe3.0协议版本,该主机***透过该主机***接口与该第一选择器的该第二传收端读写该记忆卡的该数据。
9.如权利要求4所述之读写控制***,其特征在于,该桥接装置更包括一非挥发性内存快捷协议控制器,透过该第一接口电性连接该第一选择器,并与该主机***接口的该第二子接口电性连接,当该记忆卡不支持该第二通讯协议的运作时,该主机***透过该主机***接口与该非挥发性内存快捷协议控制器存取该记忆卡的数据,当该记忆卡支持该第二通讯协议的运作时,该主机***的一非挥发性内存快捷(NVMe)协议驱动程序透过该主机***接口以及该第一选择器的该第二传收端存取该记忆卡的数据。
10.如权利要求1所述之读写控制***,其特征在于,该记忆卡的该第一通讯协议定义为安全数字(SD)模式,该记忆卡的该第二通讯协议定义为快捷安全数字(SD Express)模式。
11.如权利要求1所述之读写控制***,其特征在于,该记忆卡的该第一通讯协议的数据传输率小于该第二通讯协议的数据传输率。
12.一种读写控制***,其特征在于,用以供一主机***读写一记忆卡的数据,该读写控制***包括:
一第一传输路径,连接于一记忆卡接口、一桥接装置以及一主机***接口之间,其中该记忆卡接口用以连接该记忆卡;
一第二传输路径,连接于该记忆卡接口、一第二选择器、该桥接装置、一第一选择器以及该主机***接口之间;
一第三传输路径,连接于该记忆卡接口、该第二选择器以及该主机***接口之间;以及
一第四传输路径,连接于该记忆卡接口、该第一选择器以及该主机***接口之间;
其中,当该记忆卡以该第一通讯协议运作时,该主机***经该主机***接口透过该第一传输路径以与该记忆卡接口通讯并且透过该第二传输路径以该第一通讯协议读写该记忆卡的该数据;
其中,当该记忆卡以该第二通讯协议运作时,该主机***经该主机***接口透过该第三传输路径以与该记忆卡接口通讯并且透过该第四传输路径以该第二通讯协议读写该记忆卡的该数据。
13.如权利要求12所述之读写控制***,其特征在于,该主机***接口包括一第一子接口以及一第二子接口,该桥接装置包括一第一接口以及一第二接口,该第一选择器包括一第一传收端以及一第二传收端,当该记忆卡以该第一通讯协议运作时,该主机***经该主机***接口以一第一触发信号触发该第一选择器的该第一传收端,以让该记忆卡接口透过该桥接装置以及该第一传收端电性连接该主机***接口的该第二子接口,该记忆卡接口亦透过该第二选择器以及该桥接装置电性连接该主机***接口的该第一子接口。
14.如权利要求13所述之读写控制***,其特征在于,当该记忆卡以该第二通讯协议运作时,该第二接口以一第二触发信号触发该第二选择器,以让该记忆卡接口透过该第二选择器电性连接该主机***接口的该第一子接口,且该主机***接口以该第一触发信号触发该第一选择器的该第二传收端,以让该记忆卡接口透该第二传收端电性连接该主机***接口的该第二子接口。
15.如权利要求14所述之读写控制***,其特征在于,当该记忆卡以该第二通讯协议运作时,该主机***接口断开该第一选择器的该第一传收端。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108139513A TWI717884B (zh) | 2019-10-31 | 2019-10-31 | 記憶卡的讀寫控制系統及其方法 |
TW108139513 | 2019-10-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213182727U true CN213182727U (zh) | 2021-05-11 |
Family
ID=75649245
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022480600.6U Active CN213182727U (zh) | 2019-10-31 | 2020-10-30 | 记忆卡的读写控制*** |
CN202011196458.0A Pending CN112749108A (zh) | 2019-10-31 | 2020-10-30 | 记忆卡的读写控制***及其方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011196458.0A Pending CN112749108A (zh) | 2019-10-31 | 2020-10-30 | 记忆卡的读写控制***及其方法 |
Country Status (2)
Country | Link |
---|---|
CN (2) | CN213182727U (zh) |
TW (1) | TWI717884B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115017083A (zh) | 2021-03-05 | 2022-09-06 | 苏州倍昊电子科技有限公司 | 数据传输***、数据传输装置以及数据传输方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI271659B (en) * | 2004-05-05 | 2007-01-21 | Prolific Technology Inc | Memory card equipped with a multi-interface function and method for choosing a compatible transmission mode |
KR100706246B1 (ko) * | 2005-05-24 | 2007-04-11 | 삼성전자주식회사 | 읽기 성능을 향상시킬 수 있는 메모리 카드 |
US8127309B1 (en) * | 2006-11-10 | 2012-02-28 | Marvell International Ltd. | Secure digital input/output interface system |
US7921255B2 (en) * | 2007-12-21 | 2011-04-05 | Sandisk Corporation | Duplicate SD interface memory card controller |
TWI431469B (zh) * | 2008-10-22 | 2014-03-21 | Micro Star Int Co Ltd | Can be shared with the card reader memory card slot debugging device |
US20110072168A1 (en) * | 2009-09-24 | 2011-03-24 | Hongxiao Zhao | Data transfer system with different operating modes |
CN103034603B (zh) * | 2012-12-07 | 2014-06-18 | 天津瑞发科半导体技术有限公司 | 多通道闪存卡控制装置及其控制方法 |
TWM592995U (zh) * | 2019-10-31 | 2020-04-01 | 創惟科技股份有限公司 | 記憶卡的讀寫控制系統 |
-
2019
- 2019-10-31 TW TW108139513A patent/TWI717884B/zh active
-
2020
- 2020-10-30 CN CN202022480600.6U patent/CN213182727U/zh active Active
- 2020-10-30 CN CN202011196458.0A patent/CN112749108A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TWI717884B (zh) | 2021-02-01 |
CN112749108A (zh) | 2021-05-04 |
TW202119226A (zh) | 2021-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN213069787U (zh) | 记忆卡的读写控制*** | |
US7467249B2 (en) | Efficient connection between modules of removable electronic circuit cards | |
US8386681B2 (en) | Multiple communication channels on MMC or SD CMD line | |
US9674310B2 (en) | Operating M-PHY based communications over mass storage-based interfaces, and related connectors, systems and methods | |
EP2704021B1 (en) | SRAM handshake | |
EP1563391A2 (en) | Combination non-volatile memory and input-output card with direct memory access | |
US9514067B2 (en) | Interface arbitration for a wired tag | |
US20060103948A1 (en) | Multimedia card interface method, computer program product and apparatus | |
CN213182727U (zh) | 记忆卡的读写控制*** | |
TWM606415U (zh) | 記憶體儲存裝置的讀寫控制系統 | |
TWM592995U (zh) | 記憶卡的讀寫控制系統 | |
CN111984560B (zh) | 读写控制***及其方法 | |
TWM592994U (zh) | 讀寫控制系統 | |
CN114077560B (zh) | 内存储存装置的读写控制***及方法 | |
US8694839B2 (en) | Method and system for testing chips | |
US20070131767A1 (en) | System and method for media card communication | |
US20040137805A1 (en) | Method and a system for detecting bus width, an electronic device, and a peripheral device | |
WO2020234099A1 (en) | Exchange of data between a nfc reader and a dual nfc interface transponder | |
US20050198427A1 (en) | Portable electronic system and accessing method thereof | |
TWM619018U (zh) | 儲存模組 | |
CN115469933A (zh) | 一种存储芯片数据自动提取*** | |
EP1603050B1 (en) | Portable electronic system and accessing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |