CN212625552U - 半导体芯片封装结构与电子设备 - Google Patents
半导体芯片封装结构与电子设备 Download PDFInfo
- Publication number
- CN212625552U CN212625552U CN202021662871.7U CN202021662871U CN212625552U CN 212625552 U CN212625552 U CN 212625552U CN 202021662871 U CN202021662871 U CN 202021662871U CN 212625552 U CN212625552 U CN 212625552U
- Authority
- CN
- China
- Prior art keywords
- chip
- semiconductor device
- frame structure
- semiconductor
- device chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型提供了一种半导体芯片封装结构与电子设备,其中的半导体芯片封装结构,包括:半导体器件芯片、框架结构与散热片;所述半导体器件芯片设于所述框架结构的第一侧表面,所述散热片设于所述半导体器件芯片的与所述框架结构相背的一侧,所述散热片的与所述半导体器件芯片相背的一侧表面对外连通。
Description
技术领域
本实用新型涉及半导体领域,尤其涉及一种半导体芯片封装结构与电子设备。
背景技术
半导体芯片,可理解为基于半导体材料而制成的芯片,具体可例如硅芯片、GaN芯片等等,在实际应用时,可将其与其他器件、结构封装在一起,形成半导体芯片封装结构。
现有相关技术中,在半导体封装结构中,可设有半导体器件芯片与框架结构(可理解为包括引线框架),同时可填充有封装材料,然而,以GaN芯片为例,半导体器件芯片的散热只能通过包裹于芯片外的封装材料实现,散热性能不佳,难以满足散热需求。
实用新型内容
本实用新型提供一种半导体芯片封装结构与电子设备,以解决仅通过封装材料实现散热时,散热性能不佳的问题。
根据本实用新型的第一方面,提供了1.一种半导体芯片封装结构,包括:半导体器件芯片、框架结构与散热片;所述半导体器件芯片设于所述框架结构的第一侧表面,所述散热片设于所述半导体器件芯片的与所述框架结构相背的一侧,所述散热片的与所述半导体器件芯片相背的一侧表面对外连通。
可选的,所述框架结构的第一侧表面还设有第一下凹区域,所述第一下凹区域的位置覆盖了所述半导体器件芯片的至少部分非连接区域,所述非连接区域指对应芯片正对所述框架结构的表面中未用于连接所述框架结构的区域,所述第一下凹区域填充有封装材料。
可选的,所述半导体芯片封装结构,还包括控制芯片,所述控制芯片设于所述框架结构的第一侧表面。
可选的,所述第一下凹区域的位置还覆盖了所述控制芯片的至少部分非连接区域。
可选的,所述框架结构的第二侧表面还设有第二下凹区域,部分所述第二下凹区域与部分所述第一下凹区域沿所述框架结构的厚度方向互相连接,以形成贯穿所述第一侧表面与所述第二侧表面的贯通区域,所述第二下凹区域也填充有封装材料。
可选的,所述框架结构的第一侧表面填充有封装材料;所填充的封装材料满足以下至少之一:
所述半导体器件芯片的未用于连接所述散热片与所述框架结构的表面均被对应位置的封装材料包裹;
所述控制芯片的未用于连接所述框架结构的表面均被对应位置的封装材料包裹;
所述散热片的与所述半导体器件芯片相背的一侧表面与周围所填充的封装材料持平。
可选的,所述半导体器件芯片通过第一导电焊接材料连接所述框架结构;
所述控制芯片通过铜柱焊接于设于所述框架结构的第二导电焊接材料。
可选的,所述半导体器件芯片通过导热焊接材料连接所述散热片。
可选的,所述半导体器件芯片为GaN芯片。
根据本实用新型的第二方面,提供了一种电子设备,包括第一方面及其可选方案涉及的半导体芯片封装结构。
本实用新型提供的半导体芯片封装结构与电子设备中,半导体器件芯片的与框架结构相背的一侧表面可设有散热片,通过散热片的对外散热,便于高效地将半导体器件芯片的热量迅速散到环境中,有效提高了半导体芯片封装结构的散热性能。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型一实施例中半导体芯片封装结构的构造示意图;
图2是本实用新型一实施例中半导体芯片封装结构的正面结构示意图;
图3是本实用新型一实施例中半导体芯片封装结构的背面结构示意图;
图4是图2中I-I剖面的剖面示意图;
图5是图2中J-J剖面的剖面示意图;
图6是本实用新型一实施例中准备框架结构后的正面结构示意图;
图7是图6中A-A剖面的剖面示意图;
图8是本实用新型一实施例中印刷锡膏后的正面结构示意图;
图9是图8中B-B剖面的剖面示意图;
图10是本实用新型一实施例中焊接半导体器件芯片后的正面结构示意图;
图11是图10中C-C剖面的剖面示意图;
图12是本实用新型一实施例中焊接散热片后的正面结构示意图;
图13是图12中D-D剖面的剖面示意图;
图14是本实用新型一实施例中焊接控制芯片后的正面结构示意图;
图15是图14中E-E剖面的剖面示意图;
图16是图14中F-F剖面的剖面示意图;
图17是本实用新型一实施例中包封封装材料后的正面结构示意图;
图18是图17中G-G剖面的剖面示意图;
图19是图17中H-H剖面的剖面示意图。
附图标记说明:
1-半导体器件芯片;
101-栅极开关;
2-框架结构;
201-第一下凹区域;
202-第二下凹区域;
3-散热片;
4-封装材料;
5-导热焊接材料;
6-第一导电焊接材料;
7-铜柱;
8-第二导电焊接材料;
9-控制芯片;
10-锡膏。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面以具体地实施例对本实用新型的技术方案进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例不再赘述。
请参考图1,半导体芯片封装结构,包括:半导体器件芯片1、框架结构2与散热片3;所述半导体器件芯片1设于所述框架结构2的第一侧表面(其可理解为框架结构2的正面,亦即图1所示的上侧表面),所述散热片3设于所述半导体器件芯片1的与所述框架结构2相背的一侧,所述散热片3的与所述半导体器件芯片1相背的一侧表面对外连通,进而,散热片3可直接对外进行散热。
其中的半导体器件芯片1可以为任意基于半导体材料制作而成的芯片,其可实现产品功能,例如可以是GaN芯片,也可以是硅芯片或其他材料的芯片。不论基于何种材料,实现了何种电学构造与电路功能,均不脱离本实用新型实施例的范围。
其中的散热片可以为具有散热能力的任意材料与结构形式。具体举例中,散热片的材料可以是金属(例如铜),也可以是陶瓷,还可以是石墨烯块等高导热材质。此外,散热片可以是不具备导电性能的。
结合封装材料对半导体器件芯片1的散热作用,半导体器件芯片可以实现双面散热结构(或可理解为双面冷却结构),结合散热片的对外散热,双面散热结构可便于更高效地将半导体器件芯片的热量迅速散到环境中,有效提高了半导体芯片封装结构的散热性能。
其中一种实施方式中,请参考图2至图5,所述半导体芯片封装结构,还包括控制芯片9,所述控制芯片9设于所述框架结构2的第一侧表面。
其中的控制芯片9可理解为能够实现控制的任意芯片,具体可以为实现电路通断控制的芯片,具体的,控制芯片9例如可通过框架结构2中的相应线路导通连接半导体器件芯片1,控制半导体器件芯片1(例如GaN芯片)的基极,不论用于实现何种控制,也不论基于何种材料制成,均不脱离本实用新型实施例所涉及的控制芯片9。
在本实施方式中,封装结构中可以同时具有半导体器件芯片1与控制芯片9,也可仅具有半导体器件芯片1而不具有控制芯片9,同时,后文下凹区域、封装材料等结构可应用于仅具有半导体器件芯片1而不具有控制芯片9的封装结构,也可应用于同时具有半导体器件芯片1与控制芯片9的封装结构。
此外,在具体实施过程中,以上所涉及的半导体器件芯片1与控制芯片9的数量可以为图示的一个,也可以是多个。
其中,所述半导体器件芯片1可通过导热焊接材料5连接所述散热片3;所述半导体器件芯片1可通过第一导电焊接材料6连接所述框架结构2;所述控制芯片1可通过铜柱7焊接于设于所述框架结构2的第二导电焊接材料8。进一步地,还能通过铜柱连接倒装芯片和框架输出脚。
其中一种实施方式中,请结合后文的图6至图16,
所述框架结构的第一侧表面还设有第一下凹区域201,所述第一下凹区域201的位置覆盖了所述半导体器件芯片1的至少部分非连接区域,所述非连接区域指对应芯片(例如半导体器件芯片1和/或控制芯片9)正对所述框架结构的表面中未用于连接所述框架结构2的区域,进一步的,其中的至少部分非连接区域,还可将对应芯片中其他用于保护、连接的各表面排除在外。所述第一下凹区域填充有封装材料。在采用控制芯片9的方案中,所述第一下凹区域的位置还覆盖了所述控制芯片的至少部分非连接区域。
进一步可选方案中,所述框架结构2的第二侧表面还设有第二下凹区域202,部分所述第二下凹区域202与部分所述第一下凹区域201沿所述框架结构2的厚度方向互相连接,以形成贯穿所述第一侧表面与所述第二侧表面的贯通区域,所述第二下凹区域也填充有封装材料。该贯通区域可形成阶梯状结构,其中,互相连接的部分第二下凹区域202与部分第一下凹区域201中,部分第一下凹区域201的横向尺寸(即垂直于厚度方向的方向上的尺寸)部分第二下凹区域202。
具体的,封装材料可填充满第一下凹区域201与第二下凹区域202。
其中,第一下凹区域201可以是对第一侧表面(即正面)进行半刻蚀而形成的,第二下凹区域201可以是对第二侧表面(即背面)进行半刻蚀而形成的。第一下凹区域201与第二下凹区域202的厚度可以是相同的也可以是不同的。
通过第二下凹区域202中所填充的封装材料,可实现对半导体器件芯片1与控制芯片9背面的封装与散热。同时,背面的下凹区域可以作为锁模结构提升产品的可靠性,同时满足高压产品电气间隙需求。具体的,可绝缘保护框架结构铜表面防止短路。
通过以上的第一下凹区域201,可有助于在制作过程中,防止焊接材料溢出到芯片侧面导致漏电或短路。
其中一种实施方式中,所述框架结构2的第一侧表面(即其正面)填充有封装材料4;进而,半导体器件芯片1与控制芯片9的背面可通过封装材料4散热冷却,半导体器件芯片1与控制芯片9的正面可通过散热片3散热冷却,实现了双面冷却结构,从而便于高效地将半导体器件芯片的热量迅速散到环境中。
其中,所填充的封装材料满足以下至少之一:
所述半导体器件芯片的未用于连接所述散热片与所述框架结构的表面均被对应位置的封装材料包裹;
所述控制芯片的未用于连接所述框架结构的表面均被对应位置的封装材料包裹;
所述散热片的与所述半导体器件芯片相背的一侧表面与周围所填充的封装材料持平。
在图2至图5,以及图17至图19所示意的结构中,封装材料同时满足以上内容,其他未图示的方案中,也可仅满足以上部分描述。
以下将结合图6至图19对图2至图5所示的半导体芯片封装结构的制备过程进行描述。
该制备过程包括:
步骤1、准备框架结构(该框架结构也可理解为引线框架);
请参考图6与图7,框架结构可以利用蚀刻工艺加工而成,具体可在正面和背面分别实施半蚀刻,进而可形成正面半蚀刻区(即第一下凹区域)与背面半蚀刻区(即第二下凹区域),其中,部分正面半蚀刻区可单独形成凹槽,部分正面半蚀刻区可与背面半蚀刻区域连接形成贯通区域。
其中,背面半蚀刻区可以作为锁模结构提升产品的可靠性,同时满足高压产品电气间隙需求。
针对于所准备的框架结构,可实施步骤2、印刷锡膏。
请参考图8与图9,可采用印刷工艺在框架结构2(例如引线框架)上涂覆锡膏,具体可涂覆于用于实现半导体器件芯片1与框架结构2连接的位置。
在印刷锡膏后,可实施步骤3、焊接半导体器件芯片1。具体可采用倒装焊接的方式实现。
请参考图10与图11,可采用倒装焊片工艺把半导体器件芯片1(例如GaN芯片)的三个电极通过锡膏与引线框架相连通,进而,可在半导体器件芯片1(例如GaN芯片)与引线框架之间形成第一导电焊接材料6。
在具体实施过程中,可将GaN芯片边缘在半蚀刻的凹槽上方悬空,防止锡溢出到芯片侧面。
焊接半导体器件芯片1(例如GaN芯片)之后,可实施步骤4、焊接散热片。因其位于半导体器件芯片1(例如GaN芯片)顶侧,故而,步骤4也可理解为是焊接顶部散热片。
请参考图12与图13,可通过导热焊接材料5将散热片3焊接于半导体器件芯片1(例如GaN芯片)上方。
焊接散热片3之后,可实施步骤5、焊接控制芯片,其中的控制芯片也可理解为控制IC芯片。
请参考图14至图16,可在框架结构2上倒装焊接控制IC芯片。其中,可使得半导体器件芯片1(例如GaN芯片)的栅极开关101可经框架结构2与控制芯片的相应电极导通,进而,可利用控制芯片9控制半导体器件芯片1(例如GaN芯片)的栅极开关101。
具体地,可采用倒装焊片工艺将控制芯片9引线框架相连通,其中,控制芯片9可预设有铜柱7,铜柱7上方可设有锡球,焊接时可直接蘸松香过回流焊进行焊接。焊接后,可形成第二导电焊接材料8。
焊接控制芯片后,可实施步骤6、包封封装材料(例如环氧树脂的封装材料)。请参考图17至图19,可使用例如环氧树脂的封装材料对产品进行注塑封装。
在注塑封装之后,可实施步骤7、将结构切割分离成单颗,最终的单颗封装结构可例如图2至图5所示。其中,可将多余的材料切除。
本实用新型实施例还提供了一种电子设备,包括以上可选方案所涉及的半导体芯片封装结构。
综上所述,本实用新型提供的半导体芯片封装结构与电子设备中,半导体器件芯片的与框架结构相背的一侧表面可设有散热片,通过散热片的对外散热,便于高效地将半导体器件芯片的热量迅速散到环境中,有效提高了半导体芯片封装结构的散热性能。
最后应说明的是:以上各实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述各实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (10)
1.一种半导体芯片封装结构,其特征在于,包括:半导体器件芯片、框架结构与散热片;所述半导体器件芯片设于所述框架结构的第一侧表面,所述散热片设于所述半导体器件芯片的与所述框架结构相背的一侧,所述散热片的与所述半导体器件芯片相背的一侧表面对外连通。
2.根据权利要求1所述的半导体芯片封装结构,其特征在于,所述框架结构的第一侧表面还设有第一下凹区域,所述第一下凹区域的位置覆盖了所述半导体器件芯片的至少部分非连接区域,所述非连接区域指对应芯片正对所述框架结构的表面中未用于连接所述框架结构的区域,所述第一下凹区域填充有封装材料。
3.根据权利要求2所述半导体芯片封装结构,其特征在于,还包括控制芯片,所述控制芯片设于所述框架结构的第一侧表面。
4.根据权利要求3所述的半导体芯片封装结构,其特征在于,所述第一下凹区域的位置还覆盖了所述控制芯片的至少部分非连接区域。
5.根据权利要求4所述的半导体芯片封装结构,其特征在于,所述框架结构的第二侧表面还设有第二下凹区域,部分所述第二下凹区域与部分所述第一下凹区域沿所述框架结构的厚度方向互相连接,以形成贯穿所述第一侧表面与所述第二侧表面的贯通区域,所述第二下凹区域也填充有封装材料。
6.根据权利要求5所述的半导体芯片封装结构,其特征在于,所述框架结构的第一侧表面填充有封装材料;所填充的封装材料满足以下至少之一:
所述半导体器件芯片的未用于连接所述散热片与所述框架结构的表面均被对应位置的封装材料包裹;
所述控制芯片的未用于连接所述框架结构的表面均被对应位置的封装材料包裹;
所述散热片的与所述半导体器件芯片相背的一侧表面与周围所填充的封装材料持平。
7.根据权利要求3至6任一项所述的半导体芯片封装结构,其特征在于,所述半导体器件芯片通过第一导电焊接材料连接所述框架结构;
所述控制芯片通过铜柱焊接于设于所述框架结构的第二导电焊接材料。
8.根据权利要求1至6任一项所述的半导体芯片封装结构,其特征在于,所述半导体器件芯片通过导热焊接材料连接所述散热片。
9.根据权利要求1至6任一项所述的半导体芯片封装结构,其特征在于,所述半导体器件芯片为GaN芯片。
10.一种电子设备,其特征在于,包括权利要求1至9任一项所述的半导体芯片封装结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021662871.7U CN212625552U (zh) | 2020-08-11 | 2020-08-11 | 半导体芯片封装结构与电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021662871.7U CN212625552U (zh) | 2020-08-11 | 2020-08-11 | 半导体芯片封装结构与电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212625552U true CN212625552U (zh) | 2021-02-26 |
Family
ID=74712942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021662871.7U Active CN212625552U (zh) | 2020-08-11 | 2020-08-11 | 半导体芯片封装结构与电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212625552U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114883279A (zh) * | 2022-07-12 | 2022-08-09 | 深圳市冠禹半导体有限公司 | 一种氮化镓器件及氮化镓器件的封装方法 |
-
2020
- 2020-08-11 CN CN202021662871.7U patent/CN212625552U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114883279A (zh) * | 2022-07-12 | 2022-08-09 | 深圳市冠禹半导体有限公司 | 一种氮化镓器件及氮化镓器件的封装方法 |
CN114883279B (zh) * | 2022-07-12 | 2022-10-25 | 深圳市冠禹半导体有限公司 | 一种氮化镓器件的封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組,以及製造方法 | |
US7884455B2 (en) | Semiconductor device | |
JP5339800B2 (ja) | 半導体装置の製造方法 | |
JP5442368B2 (ja) | 直付リード線を備えるicチップパッケージ | |
CN202352647U (zh) | 一种微电子封装 | |
US8614119B2 (en) | Semiconductor device with heat spreader | |
JP2019071412A (ja) | チップパッケージ | |
US20230123782A1 (en) | Method of manufacture for a cascode semiconductor device | |
CN112151476A (zh) | 半导体器件组件 | |
US10256168B2 (en) | Semiconductor device and lead frame therefor | |
CN212625552U (zh) | 半导体芯片封装结构与电子设备 | |
JP5341339B2 (ja) | 回路装置 | |
US20230215788A1 (en) | Power module and manufacturing method thereof, converter, and electronic device | |
US10930604B2 (en) | Ultra-thin multichip power devices | |
CN110970372A (zh) | 包括具有嵌入式半导体管芯的间隔件的半导体器件组件 | |
CN112802825B (zh) | 半导体装置 | |
JP6472568B2 (ja) | 半導体装置の製造方法 | |
JP2010108955A (ja) | 半導体装置およびその製造方法 | |
JP2001332664A (ja) | 半導体装置およびその製造方法 | |
EP3503177A1 (en) | Carrier protected chip scale package | |
CN111244061A (zh) | 氮化镓设备的封装结构 | |
CN212587498U (zh) | 半导体芯片封装结构与电子设备 | |
WO2018056426A1 (ja) | 半導体パッケージ、モジュールおよび電気機器 | |
KR20180062479A (ko) | 반도체 패키지 및 그 제조 방법 | |
CN114981963A (zh) | ***级封装及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |