CN212084990U - 一种半导体封装件及pcb板 - Google Patents

一种半导体封装件及pcb板 Download PDF

Info

Publication number
CN212084990U
CN212084990U CN202020862000.3U CN202020862000U CN212084990U CN 212084990 U CN212084990 U CN 212084990U CN 202020862000 U CN202020862000 U CN 202020862000U CN 212084990 U CN212084990 U CN 212084990U
Authority
CN
China
Prior art keywords
groove
pin
solder
semiconductor package
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020862000.3U
Other languages
English (en)
Inventor
曹周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN202020862000.3U priority Critical patent/CN212084990U/zh
Application granted granted Critical
Publication of CN212084990U publication Critical patent/CN212084990U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种半导体封装件及PCB板，属于半导体制造技术领域。所述半导体封装件，包括引线框架、芯片、导线、第一焊料和封装外壳，其中，引线框架包括管脚、连接座以及管脚与连接座之间开设的通孔，管脚的底面上开设第一凹槽，第一凹槽设置在靠近通孔一侧的管脚的边沿，管脚的底面还开设有与第一凹槽的两端连通的第二凹槽，第二凹槽垂直于第一凹槽延伸至远离通孔一侧的管脚的边沿；芯片设置在连接座的顶面上；导线电连接芯片与管脚；第一焊料填充在第一凹槽和第二凹槽内；封装外壳封装导线和芯片在引线框架上，并填充通孔。本实用新型的半导体封装件及PCB板，通过导体封装件的管脚三面填置第一焊料，提高了连接强度，延长了使用寿命。

Description

一种半导体封装件及PCB板
技术领域
本实用新型涉及半导体制造技术领域，尤其涉及一种半导体封装件及PCB板。
背景技术
半导体产品使用锡焊接在PCB板(Printed Circuit Board，印制电路板)上，以实现电路连通。由于在使用过程中器件会发热，器件和PCB板都会受热影响而膨胀。由于PCB板和器件的热膨胀系数差异较大，导致一定内应力存在，进而影响器件在PCB板上的使用寿命。现有设计中，器件与PCB板之间通过单侧管脚爬锡以实现焊接，但单侧管脚爬锡焊接的牢固性差，难以满足如汽车等性能要求较高的应用级别中。
实用新型内容
本实用新型的一个目的在于提供一种半导体封装件，提高连接强度，延长使用寿命。
为达此目的，本实用新型采用以下技术方案：
一种半导体封装件，包括：
引线框架，包括管脚、连接座以及管脚与连接座之间开设的通孔，管脚的底面上开设第一凹槽，第一凹槽设置在靠近通孔一侧的管脚的边沿，管脚的底面还开设有与第一凹槽的两端连通的第二凹槽，第二凹槽垂直于第一凹槽延伸至远离通孔一侧的管脚的边沿；
芯片，设置在连接座的顶面上；
导线，电连接芯片与管脚；
第一焊料，填充在第一凹槽和第二凹槽内；
封装外壳，封装导线和芯片在引线框架上，并填充通孔。
可选地，第一凹槽和第二凹槽内的第一焊料与引线框架的底面共平面。
可选地，连接座的外周上开设有第三凹槽，第三凹槽内设置有第一焊料。
可选地，第一焊料为纯锡或者锡合金。
可选地，芯片与连接座通过第二焊料连接。
可选地，引线框架由铜制成。
可选地，封装外壳由环氧塑封料通过塑封工艺制成。
本实用新型的另一个目的在于提供一种PCB板，连接牢固，延长使用寿命。
为达此目的，本实用新型采用以下技术方案：
一种PCB板，包括上述的半导体封装件。
可选地，半导体封装件通过第三焊料焊接在PCB板上。
可选地，第三焊料与第一焊料为相同材质。本实用新型的有益效果：
本实用新型提供的一种半导体封装件，通过管脚上开设的第一凹槽和第二凹槽，实现管脚的三个侧面填置第一焊料，当半导体封装件焊接在PCB板上时，第一焊料能与焊接PCB板时使用的焊料进行熔合，从而实现了半导体封装件的管脚四个侧面设置有熔合的焊料，增加了半导体封装件的连接面积，进而提高了半导体封装件与PCB板连接强度，延长了使用寿命。
本实用新型提供的一种PCB板，通过采用上述的半导体封装件，半导体封装件的管脚通过四个侧面设置有熔合的焊料与PCB板连接，增加了半导体封装件与PCB板的焊接连接面积，提高了连接强度，延长了PCB板的使用寿命。
附图说明
图1是本实用新型的实施例一提供的导体封装件的仰视图；
图2是图1的A-A剖视图；
图3是本实用新型的实施例一提供的铜材的结构示意图；
图4是本实用新型的实施例一提供的铜材上蚀刻开槽的结构示意图；
图5是本实用新型的实施例一提供的铜材在开槽内填充第一焊料的结构示意图；
图6是本实用新型的实施例一提供的铜材上蚀刻通孔的结构示意图；
图7是本实用新型的实施例一提供的连接座上焊接有芯片的结构示意图；
图8是本实用新型的实施例一提供的芯片和管脚焊接有导线的结构示意图；
图9是本实用新型的实施例一提供的导体封装件焊接在PCB板上的结构示意图；
图10是本实用新型的实施例二提供的导体封装件的仰视图；
图11是图10的B-B剖视图；
图12是本实用新型的实施例二提供的导体封装件焊接在PCB板上的结构示意图。
图中：
100-PCB板；101-第三焊料；
1-引线框架；11-管脚；111-第一凹槽；112-第二凹槽；12-连接座；121-第三凹槽；13-通孔；
2-芯片；3-导线；4-第一焊料；5-封装外壳；6-第二焊料。
具体实施方式
为使本实用新型解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本实用新型实施例的技术方案做进一步的详细描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，除非另有明确的规定和限定，术语“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
实施例一
本实施例提供了一种半导体封装件，如图1和图2所示，其包括引线框架1、芯片2、用于连接引线框架1和芯片2的导线3、第一焊料4和封装外壳5。参照图1和图2，具体地，引线框架1包括管脚11、连接座12以及管脚11与连接座12之间开设的通孔13，管脚11的底面上开设第一凹槽111，第一凹槽111设置在靠近通孔13一侧的管脚11的边沿，管脚11的底面还开设有与第一凹槽111的两端连通的第二凹槽112，第二凹槽112垂直于第一凹槽111延伸至远离通孔13一侧的管脚11的边沿。参照图2，具体地，芯片2设置在连接座12的顶面上，导线3连接芯片2与管脚11以为芯片2提供电力或信号。第一焊料4填充在第一凹槽111和第二凹槽112内。封装外壳5封装导线3和芯片2在引线框架1上，并填充通孔13。
通过管脚11上开设的第一凹槽111和第二凹槽112，实现管脚11的三个侧面填置第一焊料4，当半导体封装件焊接在PCB板上时，第一焊料4能与焊接PCB板时使用的焊料进行熔合，从而实现了半导体封装件的管脚11四个侧面设置有熔合的焊料，增加了半导体封装件与PCB板的连接面积，进而提高了半导体封装件与PCB板连接强度，延长了使用寿命。
封装外壳5起着安装、固定、密封、保护芯片2及增强电热性能等方面的作用，而且芯片2上的接点用导线3连接到管脚11上，管脚11通过PCB板的导线与其他器件相连接，从而实现内部芯片2与外部电路的连接。可选地，导线3焊接在管脚的顶面上，便于封装外壳5对导线3进行封装。
当第一凹槽111和第二凹槽112内的第一焊料4用量过多而溢出第一凹槽111和第二凹槽112时，则半导体封装件安装在PCB板100上时，管脚11处会出现安装不平，影响半导体封装件使用；如果第一凹槽111和第二凹槽112内的第一焊料4用量过少时，则会影响管脚11与PCB板100的焊接连接效果，影响半导体封装件使用；本实施例中，第一凹槽111和第二凹槽112内的第一焊料4与引线框架1的底面共平面，以提高管脚11与PCB板100的焊接连接效果，从而提高了半导体封装件的产品质量。
可选地，第一焊料4可选用纯锡，纯锡在空气中不易氧化，能与大多数金属结合；可选地，第一焊料4也可以选用锡合金，如锡铅合金焊料，使用方便，能与大多数金属结合。
可选地，芯片2与连接座12通过第二焊料6连接，使芯片2焊接在连接座12上，提高半导体封装件的结构连接强度，提高了使用可靠性，可选地，第二焊料6可选用与第一焊料4材质相同的纯锡或锡合金。
由于铜具有良好的导热性及载流能力，可选地，引线框架1由铜制成，能提高半导体封装件的导热性及载流能力，从而提高了使用效果。
可选地，封装外壳5由环氧塑封料通过塑封工艺制成；其与气密性金属、陶瓷封装相比，具有重量轻、结构简单、耐化学腐蚀性好、电绝缘性能好及机械强度高等优点，防止空气中的杂质对芯片2的电路的腐蚀而造成电气性能下降；能采用塑封工艺，工艺方便，便于自动化加工，提高了封装效率并降低了成本。
连接座12的底面外周边沿上开设有第三凹槽121，第三凹槽121内设置有第一焊料4，增加了半导体封装件与PCB板100焊接面积，提高焊接强度，进而延长了使用寿命。
可选地，半导体封装件的制作工艺步骤，包括：
S1、如图3所示，提供铜材质的引线框架1；
S2、如图4所示，对引线框架1的底部蚀刻开槽，参照图1，开槽包括第一凹槽111、第二凹槽112和第三凹槽121，其中，第一凹槽111和第二凹槽112连通，第一凹槽111和第三凹槽121连通；
S3、如图5所示，在开槽内填第一焊料4；
S4、如图6所示，在第一凹槽111和第三凹槽121的连通槽上蚀刻通孔13，以形成管脚11和连接座12；
S5、如图7所示，在连接座12上通过第二焊料6焊接芯片2；
S6、如图8所示，导线3焊接在连接芯片2和管脚11的顶面上；
S7、采用环氧塑封料进行注塑封装，参照图1和图2，得到半导体封装件。
采用上述的半导体封装件的制作工艺步骤简单，提高了半导体封装件的生产效率。
本实施例还提供了一种PCB板100，如图9所示，包括上述的半导体封装件。由于半导体封装件的管脚11三个侧面焊接有第一焊料4，当半导体封装件焊接在PCB板100上时，第一焊料4和第三焊料101熔合，实现了半导体封装件的管脚11通过四个侧面焊接有第一焊料4和第三焊料101的熔合焊料与PCB板100连接，增加了半导体封装件与PCB板100的焊接连接面积，提高了连接强度，延长了半导体封装件和PCB板100的使用寿命；同时第三凹槽121内填充第一焊料，进一步增加了半导体封装件与PCB板100焊接面积，提高焊接强度，进而延长了使用寿命。
可选地，半导体封装件通过第三焊料101焊接在PCB板100上，第三焊料101与第一焊料4一起熔化并凝固，完成焊接。可选地，第三焊料101为锡膏，PCB板100上刷锡膏，将半导体封装件安装在PCB板100上，最后进行熔化焊接。
可选地，第三焊料101与第一焊料4为相同材质，同种材质熔化后更易于结合。
实施例二
本实施例与实施例一的区别之处在于，如图10和图11所示，连接座12的外周上开设有第三凹槽121，第三凹槽121内填充封装外壳5，以提高封装外壳5与引线框架1的结合紧密性，提高半导体封装件的密封效果。
如图12所示，半导体封装件焊接在PCB板100上，由于半导体封装件的管脚11三个侧面焊接有第一焊料4，当半导体封装件焊接在PCB板100上时，第一焊料4和第三焊料101熔合，实现了半导体封装件的管脚11通过四个侧面焊接有第一焊料4和第三焊料101的熔合焊料与PCB板100连接，增加了半导体封装件与PCB板100的焊接连接面积，提高了连接强度，延长了半导体封装件和PCB板100的使用寿命；同时半导体封装件具有良好的密封性，进一步提高了半导体封装件和PCB板100的使用效果。
显然，本实用新型的上述实施例仅仅是为了清楚说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型权利要求的保护范围之内。

Claims (10)

1.一种半导体封装件，其特征在于，包括：
引线框架(1)，包括管脚(11)、连接座(12)以及所述管脚(11)与所述连接座(12)之间开设的通孔(13)，所述管脚(11)的底面上开设第一凹槽(111)，所述第一凹槽(111)设置在靠近所述通孔(13)一侧的所述管脚(11)的边沿，所述管脚(11)的底面还开设有与所述第一凹槽(111)的两端连通的第二凹槽(112)，所述第二凹槽(112)垂直于所述第一凹槽(111)延伸至远离所述通孔(13)一侧的所述管脚(11)的边沿；
芯片(2)，设置在所述连接座(12)的顶面上；
导线(3)，电连接所述芯片(2)与所述管脚(11)；
第一焊料(4)，填充在所述第一凹槽(111)和所述第二凹槽(112)内；
封装外壳(5)，封装所述导线(3)和所述芯片(2)在所述引线框架(1)上，并填充所述通孔(13)。
2.根据权利要求1所述的半导体封装件，其特征在于，所述第一凹槽(111)和所述第二凹槽(112)内的第一焊料(4)与所述引线框架(1)的底面共平面。
3.根据权利要求1所述的半导体封装件，其特征在于，所述连接座(12)的外周上开设有第三凹槽(121)，所述第三凹槽(121)内设置有所述第一焊料(4)。
4.根据权利要求1-3任一项所述的半导体封装件，其特征在于，所述第一焊料(4)为纯锡或者锡合金。
5.根据权利要求1-3任一项所述的半导体封装件，其特征在于，所述芯片(2)与所述连接座(12)通过第二焊料(6)连接。
6.根据权利要求1-3任一项所述的半导体封装件，其特征在于，所述引线框架(1)由铜制成。
7.根据权利要求1-3任一项所述的半导体封装件，其特征在于，所述封装外壳(5)由环氧塑封料通过塑封工艺制成。
8.一种PCB板(100)，其特征在于，包括权利要求1-7任一项所述的半导体封装件。
9.根据权利要求8所述的PCB板(100)，其特征在于，所述半导体封装件通过第三焊料(101)焊接在所述PCB板(100)上。
10.根据权利要求9所述的PCB板(100)，其特征在于，所述第三焊料(101)与所述第一焊料(4)为相同材质。
CN202020862000.3U 2020-05-21 2020-05-21 一种半导体封装件及pcb板 Active CN212084990U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020862000.3U CN212084990U (zh) 2020-05-21 2020-05-21 一种半导体封装件及pcb板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020862000.3U CN212084990U (zh) 2020-05-21 2020-05-21 一种半导体封装件及pcb板

Publications (1)

Publication Number Publication Date
CN212084990U true CN212084990U (zh) 2020-12-04

Family

ID=73569013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020862000.3U Active CN212084990U (zh) 2020-05-21 2020-05-21 一种半导体封装件及pcb板

Country Status (1)

Country Link
CN (1) CN212084990U (zh)

Similar Documents

Publication Publication Date Title
US5047837A (en) Semiconductor device with heat transfer cap
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JP2012089681A (ja) パワー半導体装置
US9697933B2 (en) PTC device
JP4886104B2 (ja) ボールグリッドアレイを具えるパワー半導体実装パッケージ
JP2010129670A (ja) 電力用半導体モジュール
CN212084990U (zh) 一种半导体封装件及pcb板
JP2002009217A (ja) 樹脂封止型半導体装置
US8253239B2 (en) Multi-chip semiconductor connector
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
CN212033002U (zh) 一种qfn封装导热焊盘及具有其的qfn封装结构
CN218783027U (zh) 一种功率器件与电子设备
CN212113704U (zh) 一种可提高载流能力的芯片封装结构
CN216958015U (zh) 导电连接片及芯片封装结构
CN211017068U (zh) 一种半导体封装结构
CN213150486U (zh) 一种加强散热能力的贴片合金电阻
CN220155542U (zh) 一种贴片式igbt模块
CN220652012U (zh) 一种基于dbc绝缘散热的to-247-5l封装结构
CN214176018U (zh) 功率半导体封装结构
JP6579687B2 (ja) 電気化学セルおよび電気化学セルモジュール
JP4329187B2 (ja) 半導体素子
CN215815865U (zh) 一种半导体模块及封装结构
CN217881487U (zh) 一种环保无焊料宽禁带高可靠性注塑成型封装模块
JPH0620891A (ja) 固体電解コンデンサー
CN210575906U (zh) 一种芯片封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant