CN211980162U - 一种全面屏显示结构 - Google Patents

Abstract

本实用新型公布一种全面屏显示结构，包括：多个像素单元和两条Demux线，每个像素单元包含多个子像素、多条栅极线、十二条数据线、七条源极线，且第一个像素单元一侧设置有一条起始数据线；起始数据线用于连接首列子像素对中未被数据线连接的一个子像素；每列子像素对之间设置有一条数据线，每条数据线连接有一个TFT开关，所有的TFT开关分为两组；两条Demux线分别与每个像素单元的一组的TFT开关的栅极连接，每一组的六个TFT开关的输入端分别与六条源极线一一连接，起始数据线单独连接一条源极线；上述技术方案可以减少驱动单元的源极线数量。

Description

一种全面屏显示结构

技术领域

本实用新型涉及显示屏领域，尤其涉及一种全面屏显示结构。

背景技术

窄边框、全面屏的显示屏设计已成为主流，随着显示屏的广泛普及，从屏占比角度来看，2007年的初代iPhone屏占比仅为50％左右，后续几年内，手机屏占比在持续提升，但提升幅度不大。现有的显示屏，驱动单元的Y轴长度是影响全面屏或者窄边框屏的一个重要因素。现有的显示屏是驱动单元(IC)的一条源极线(Source Line)对应面内一条数据线(Data Line)，显示屏一条Data Line控制一种子像素，导致源极线数量过多，使得驱动单元的Y轴得不到减小，使显示屏功耗增加，同时又增加了驱动单元的制作成本。

实用新型内容

为此，需要提供一种全面屏显示结构及其驱动方法，大幅减少源极线的数量，同时降低驱动单元的制作成本。

为实现上述目的，发明人提供了一种全面屏显示结构，包括：多个像素单元和两条Demux线，每个像素单元包含多个子像素、多条栅极线、十二条数据线、七条源极线，且第一个像素单元一侧设置有一条起始数据线；

像素单元包含多个子像素，像素单元的子像素阵列排布，包括多行的子像素，每个像素单元的子像素分为十二列子像素对，每列子像素对包含两列子像素；

起始数据线位于像素单元左侧，起始数据线用于连接首个像素单元的首列子像素对中未被数据线连接的一个子像素；

每列子像素对之间设置有一条数据线，每条数据线连接有一个TFT开关，共十二个TFT开关，TFT开关的输出端与数据线连接，所有的TFT开关分为两组，按照列顺序，处在第一列、第二列、第五列、第六列、第九列和第十列位置划分为一组，处在第三列、第四列、第七列、第八列、第十一列和第十二列位置划分为另一组；

第一条的Demux线与每个像素单元的一组的TFT开关的栅极连接，第二条的Demux线与每个像素单元的另一组的TFT开关栅极连接，每一组的六个TFT开关的输入端分别与六条源极线一一连接，起始数据线单独连接一条源极线；

每一行子像素包含上下两条栅极线，每条数据线用于连接每一行像素中的两个子像素，每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。

进一步地，一条数据线分别连接每行相邻两个子像素对中的两个子像素。

进一步地，处于同一行相邻两个子像素对中，在一个子像素对中的左侧子像素通过所在行上侧的栅极线与该子像素对右侧数据线连接，右侧子像素通过所在行下侧的栅极线与该子像素对左侧数据线连接；

在另一个子像素对中左侧子像素通过所在行下侧的栅极线与该子像素对左侧数据线连接，右侧子像素通过所在行下侧的栅极线与该子像素对右侧数据线连接。

进一步地，处在第一列子像素对的TFT开关和第三列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第二列子像素对的TFT开关和第四列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第五列子像素对的TFT开关和第七列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第六列子像素对的TFT开关和第八列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第九列子像素对的TFT开关和第十一列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第十列子像素对的TFT开关和第十二列子像素对的TFT开关的输入端分别与一条源极线连接。

进一步地，还包括驱动单元，所述驱动单元与多条所述源极线相连。

进一步地，多个子像素以R、G、B的方式依次阵列排布。

区别于现有技术，上述技术方案可以减少驱动单元的源极线数量，使驱动单元变得更窄，从而缩小显示屏的下边界。另，特别提出的像素连接方式搭配特别的时序，可以达到节省此显示屏的纯色画面功耗的目的。

附图说明

图1为实施例一所述全面屏显示结构的内部结构图；

图2为实施例一所述全面屏显示结构的时序图；

图3为实施例二所述全面屏显示结构左侧的内部结构图；

图4为实施例二所述全面屏显示结构中部的内部结构图；

图5为实施例二所述全面屏显示结构右侧的内部结构图。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1至图5，本实施例一种全面屏显示结构，包括：多个像素单元和两条Demux线(Demux1和Demux2)，每个像素单元包含多个子像素、多条栅极线(G1、G2、G3、G4…)、十二条数据线(D2、D3、D4…D13)、七条源极线(S1、S2、S3…S7)，且第一个像素单元一侧设置有一条起始数据线D1。像素单元包含多个子像素，像素单元的子像素阵列排布，包括多行的子像素，每个像素单元的子像素分为十二列子像素对，每列子像素对包含两列子像素。起始数据线位于像素单元左侧，起始数据线(起始数据线为不通过Demux线便可单独连接源极线的数据线)用于连接首个像素单元的首列子像素对中未被数据线连接的一个子像素。每列子像素对之间设置有一条数据线，每条数据线连接有一个TFT(Thin Film Transistor，薄膜晶体管)开关，共十二个TFT开关。TFT开关的输出端与数据线连接，所有的TFT开关分为两组。按照列顺序，处在第一列、第二列、第五列、第六列、第九列和第十列位置划分为一组，处在第三列、第四列、第七列、第八列、第十一列和第十二列位置划分为另一组。第一条的Demux线与每个像素单元的一组的TFT开关的栅极连接，第二条的Demux线与每个像素单元的另一组的TFT开关栅极连接，每一组的六个TFT开关的输入端分别与六条源极线(S2～S7)一一连接，起始数据线单独连接一条源极线(S1)。每一行子像素包含上下两条栅极线，每条数据线用于连接每一行像素中的两个子像素，每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。

上述技术方案节约了显示屏的功耗，由于采用Demux 1:2+HSD结构，使得显示屏只需要1/4的Source Line数量，这让驱动单元(IC)也不需要更多的器件，节约了成本，同时IC的Y轴也变得更窄，使得显示屏可应用于接近全面屏的显示屏设计。

在本申请(实施例一和实施例二)中，显示屏结构还包括了驱动单元，所述驱动单元与多条所述源极线相连。由于从驱动单元出来后采用了Demux的设计方式，因此本申请的源极线数量会减少，当源极线通过TFT开关与面内的起始数据线连接时，又使用HSD方式去对子像素进行排列设计，极大地减少了源极线的数量。

在本申请中，多个子像素以R(红)、G(绿)、B(蓝)的方式依次阵列排布。在某些实施例中，子像素排列还可以为其它的排列形式，如R、B、G、R、B、G…排列的方式，或者还可以加入W(白)进行类似的排列。

在本申请中，所述栅极线位于每行子像素对的上下两侧。具体的，G1和G2位于第一行子像素对的上下两侧，G3和G4位于第二行子像素对的上下两侧，G2n和G2n+1位于第n行子像素对的上下两侧。

在本申请中，显示屏面内会以多个这样的像素单元重复出现在显示屏面内，比如G3与G4之间就重复出现了此像素单元，不同分辨率的显示屏中像素单元出现的次数也不同。

请参阅图1，在实施例一中，处于同一行相邻两个子像素对中，在一个子像素对中的左侧子像素通过所在行上侧的栅极线与该子像素对右侧数据线连接，右侧子像素通过所在行下侧的栅极线与该子像素对左侧数据线连接；在另一个子像素对中左侧子像素通过所在行下侧的栅极线与该子像素对左侧数据线连接，右侧子像素通过所在行下侧的栅极线与该子像素对右侧数据线连接。

具体的，D1～D13是面内的数据线(Data Line)，S1～S7是驱动单元(IC)出来的源极线(Source Line)。显示屏最左侧的起始数据线D1(该起始数据线为不通过Demux线连接源极线的数据线)连接R子像素和G子像素，D1不接Demux开关。图1所展示的为一个像素单元，可在此架构的显示屏面内有多个像素单元整齐排列，可根据不同显示屏的分辨率选择像素单元的个数。当像素单元为多个阵列排布时，图1的最右侧(D13)与图2的最左侧相接，即此Data Line实际是同一根。首个像素单元的左侧设置有一条起始数据线D1(单独只有一根)，起始数据线D1为不阵列排布，数据线(D2、D3、D4…Dm)为阵列排布。需要进一步说明的是，位于显示区中部的像素单元中的首条数据线与上一个像素单元最后一条数据线为同一条数据线。中部像素单元中的首条数据线与该像素单元中子像素的连接方式与起始数据线与子像素的连接方式相同。

S2会先经过Demux1和Demux2后，分别与面内的D2和D4连接，S3会先经过Demux1和Demux2后，分别与面内的D3和D5连接，S4会先经过Demux1和Demux2后，分别与面内的D6和D8连接，S5会先经过Demux1和Demux2后，分别与面内的D7和D9连接，S6会先经过Demux1和Demux2后，分别与面内的D10和D12连接，S7会先经过Demux1和Demux2后，分别与面内的D11和D13连接。

即处在第一列子像素对的TFT开关(通过D2)和第三列子像素对的TFT开关(通过D4)分别与第二条源极线(S2)连接；处在第二列子像素对的TFT开关(通过D3)和第四列子像素对的TFT开关(通过D5)分别与第三条源极线(S3)连接；处在第五列子像素对的TFT开关(通过D6)和第七列子像素对的TFT开关(通过D8)分别与第四条源极线(S1)连接；处在第六列子像素对的TFT开关(通过D7)和第八列子像素对的TFT开关(通过D9)分别与第五条源极线连接；处在第九列子像素对的TFT开关(通过D10)和第十一列子像素对的TFT开关(通过D12)分别与第六条源极线连接；处在第十列子像素对的TFT开关(通过D11)和第十二列子像素对的TFT开关(通过D13)分别与第七条源极线(S7)连接。

请参阅图1和图2，在实施例一中，以S2的Data传输为例：当G1打开，Demux1打开时，S2通过Demux1与面内的D2连接，既与D2连接又与G1连接的子像素为R子像素①，因此S2先传输R子像素①资料；当G1依然保持打开，Demux2打开时，S2通过Demux2与面内的D4连接，既与G1连接，又与D4连接的子像素为G子像素②，此时S2传输G子像素②资料；当G2打开，Demux1打开时，S2通过Demux1与面内的D2连接，既与D2连接又与G2连接的子像素为B子像素③，因此S2传输B子像素③资料；当G2依然保持打开，Demux2打开时，S2通过Demux2与面内的D4连接，既与G2连接，又与D4连接的子像素为R子像素④，此时S2传输R子像素④资料。

请参阅图2，在实施例一中，图2中的其他Source Line的Data传输和S2类似，只是各自传输的Data顺序不同(也即是子像素的连接顺序不同)，但是栅极线(Gate line)和Demux的传输波形是一样的，传输原理也和S2一样，在此不做累述。

请参阅图2，在实施例一中，由于S1的特殊性，特别的画出了S1的Data的传输时序，当G1打开，Demux1打开时，S1(即D1)上没有子像素连接，此时不传输Data，即Data为空；当G1依然保持打开，Demux2打开时，S1(D1)上没有子像素连接，此时不传输Data，即Data为空；当G2打开，Demux1打开时，既与S1(D1)连接，又与G1连接的子像素为G子像素，此时传输G子像素资料；G2依然保持打开，Demux2打开时，由于S1没有经过Demux的TFT开关，只连接一种子像素，此时依然传输G子像素资料。

请参阅图2，(1)为Data包住Gate的下降沿时间，此时间一定要有，这样才可以防止Gate拖尾时下一行的资料错充，(2)为Data包住Demux的下降沿时间，此时间也必须要有，可防止Demux2打开时传输的资料对Demux1打开时的影响。比如，S2在G1打开，Demux2打开时传输G子像素②资料，如果Demux1拖尾，即Demux1还未完全关闭，但此时R子像素①已经没有在传输了(没有包住Demux1的拖尾)，那么G子像素②资料也会传给Demux1控制的Data Line，即有混色现象发生。

请参阅图3，在实施例二中，为了实现按栅极线顺序驱动同一列的子像素时，同一个源极上是不相同颜色的子像素。特此让同一条数据线连接相邻两行同一列的子像素对中处于不同列的子像素。如，D4连接第一行的子像素(2)，在实施例一中D4连接的是第二行中处在第一行子像素(2)的正下方的子像素，在实施例二中却是连接子像素(8)，这样就可以使与D4连接的源极线传输更多类型的子像素。其它数据线也可以是类似于如此的变化。

具体的，D1～D13也为面内的数据线(Data Line)，S1～S7是驱动单元(IC)出来的源极线(Source Line)。显示屏最左侧的起始数据线D1(源极线S1)连接R子像素和G子像素，D1不接Demux开关；S2通过Demux1的TFT开关与面内D2相接，S2通过Demux2 TFT开关与面内D4相接；S3通过Demux1的TFT开关与面内D3相接，S3通过Demux2的TFT开关与面内D5相接；S4通过Demux1的TFT开关与面内D6相接，S2通过Demux2的TFT开关与面内D8相接；S5通过Demux1的TFT开关与面内D7相接，S5通过Demux2的TFT开关与面内D9相接；S6通过Demux1的TFT开关与面内D10相接，S2通过Demux2的TFT开关与面内D12相接；S7通过Demux1的TFT开关与面内D11相接，S7通过Demux2的TFT开关与面内D13相接。

请参阅图3和图4，在实施例二中，图3所展示的为一个像素单元，可在此架构的显示屏面内有多个像素单元整齐排列，可根据不同显示屏的分辨率选择像素单元的个数。当像素单元为多个阵列排布时，图3的最右侧与图4的最左侧相接，即此Data Line实际是同一根。首个像素单元的左侧设置有一条起始数据线D1，起始数据线D1为不阵列排布(单独一根)，数据线(D2、D3、D4…Dm)为阵列排布。

请参阅图3，在实施例二中，相邻像素的极性相反，即显示效果为Dot显示效果，Dot的显示效果可使显示屏的视觉效果达到最佳。本申请在此类显示屏中，采用ColumnInversion的驱动方式去实现Dot的显示效果，节约了显示屏的功耗。又由于采用Demux 1:2+HSD结构，使得显示屏只需要1/4的Source Line数量，这让IC也不需要更多的器件，节约了成本，同时IC的Y轴也变得更窄。

请参阅图3，在实施例二中，对S1来说，当G1打开，由于S1上的子像素没有与G1连接，Demux1/Demux2打开时，此时S1不传输子像素资料，即为空；当G2打开，Demux1打开时，S1上传输G子像素资料①,Demux2打开时，S1上依旧传输G子像素资料①；当G3打开，Demux1打开时，S1上传输R子像素资料②,Demux2打开时，S1上依旧传输R子像素资料②；当G4打开，由于S1上的子像素没有与G4连接，Demux1/Demux2打开时，此时S1不传输子像素资料。S1上的Data将以上述说明的规律重复地在显示屏中传输资料。

请参阅图3，在实施例二中，以S2的Data传输介绍Demux+HSD资料传输的过程，其他Source Line(除显示屏最左侧及左右侧的Source Line外)的Data传输与S2相似：当G1打开，Demux1打开时，S2传输R子像素资料(1)给面内的D2,Demux1关闭，Demux2打开时，S2传输G子像素资料(2)给面内的D4；当G2打开，Demux1打开时，S2传输B子像素资料(3)给面内的D2,Demux1关闭，Demux2打开时，S2传输R子像素资料(4)给面内的D4；当G3打开，Demux1打开时，S2传输R子像素资料(5)给面内的D2,Demux1关闭，Demux2打开时，S2传输G子像素资料(6)给面内的D4；当G4打开，Demux1打开时，S2传输G子像素资料(7)给面内的D2,Demux1关闭，Demux2打开时，S2传输B子像素资料(8)给面内的D4。以此类推，S3～S7的Data传输过程与S2类似，只不过传输的Data顺序不一样。

请参阅图4，在实施例二中，图4的最右侧Dm-12与图5的最左侧相接，图4只是图3的重复序列而已，一个显示屏里面会有多个图3的像素单元出现。图5也是图3的重复序列而已，图5的像素连接方式与图3的一样。

本实施例提供了一种全面屏显示结构的驱动方法，该驱动方法应用本实施例所述的一种全面屏显示结构，包括如下步骤：开启一行子像素的一条栅极线。在一条栅极线打开期间，驱动单元通过源极线将信号传输至起始数据线连接的子像素中，并依次开启两条Demux线。在第一条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第一列、第二列、第五列、第六列、第九列和第十列位置的数据线连接的子像素中，在第二条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第三列、第四列、第七列、第八列、第十一列和第十二列位置的数据线连接的子像素中。开启一行子像素的另一条栅极线。在另一条栅极线打开期间，依次开启两条Demux线。在第一条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第一列、第二列、第五列、第六列、第九列和第十列位置的数据线连接的子像素中，在第二条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第三列、第四列、第七列、第八列、第十一列和第十二列位置的数据线连接的子像素中。循环上述步骤驱动每一行的子像素。

要说明的是，起始数据线在一行子像素中只与一条栅极线连接并控制多个像素单元中首个像素单元首列子像素对的一个子像素。当开启的栅极线与起始数据线连接时，驱动单元便通过源极线S1将信号传输至与起始数据线连接的子像素中，还通过源极线(S2～S7)将信号传输至与数据线连接的子像素中；当开启的栅极线不与起始数据线连接时，驱动单元便不通过源极线将信号传输至起始数据线连接的子像素中，直接驱动数据线对应的子像素。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本实用新型的专利保护范围。因此，基于本实用新型的创新理念，对本文所述实施例进行的变更和修改，或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本实用新型的专利保护范围之内。

Claims (6)

1.一种全面屏显示结构，其特征在于，包括：多个像素单元和两条Demux线，每个像素单元包含多个子像素、多条栅极线、十二条数据线、七条源极线，且第一个像素单元一侧设置有一条起始数据线；

像素单元包含多个子像素，像素单元的子像素阵列排布，包括多行的子像素，每个像素单元的子像素分为十二列子像素对，每列子像素对包含两列子像素；

起始数据线位于像素单元左侧，起始数据线用于连接首个像素单元的首列子像素对中未被数据线连接的一个子像素；

每列子像素对之间设置有一条数据线，每条数据线连接有一个TFT开关，共十二个TFT开关，TFT开关的输出端与数据线连接，所有的TFT开关分为两组，按照列顺序，处在第一列、第二列、第五列、第六列、第九列和第十列位置划分为一组，处在第三列、第四列、第七列、第八列、第十一列和第十二列位置划分为另一组；

第一条的Demux线与每个像素单元的一组的TFT开关的栅极连接，第二条的Demux线与每个像素单元的另一组的TFT开关栅极连接，每一组的六个TFT开关的输入端分别与六条源极线一一连接，起始数据线单独连接一条源极线；

每一行子像素包含上下两条栅极线，每条数据线用于连接每一行像素中的两个子像素，每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。

2.根据权利要求1所述的一种全面屏显示结构，其特征在于，一条数据线分别连接每行相邻两个子像素对中的两个子像素。

3.根据权利要求1或2所述的一种全面屏显示结构，其特征在于，处于同一行相邻两个子像素对中，在一个子像素对中的左侧子像素通过所在行上侧的栅极线与该子像素对右侧数据线连接，右侧子像素通过所在行下侧的栅极线与该子像素对左侧数据线连接；

在另一个子像素对中左侧子像素通过所在行下侧的栅极线与该子像素对左侧数据线连接，右侧子像素通过所在行下侧的栅极线与该子像素对右侧数据线连接。

4.根据权利要求1所述的一种全面屏显示结构，其特征在于，处在第一列子像素对的TFT开关和第三列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第二列子像素对的TFT开关和第四列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第五列子像素对的TFT开关和第七列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第六列子像素对的TFT开关和第八列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第九列子像素对的TFT开关和第十一列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第十列子像素对的TFT开关和第十二列子像素对的TFT开关的输入端分别与一条源极线连接。

5.根据权利要求1所述的一种全面屏显示结构，其特征在于，还包括驱动单元，所述驱动单元与多条所述源极线相连。

6.根据权利要求1所述的一种全面屏显示结构，其特征在于，多个子像素以R、G、B的方式依次阵列排布。

Images