CN211577331U - 一种i2s音频总线功放解码芯片的测试装置 - Google Patents

Abstract

本实用新型属于电子技术领域，公开了一种I2S音频总线功放解码芯片的测试装置，用于对待测解码芯片测试，包括测试仪、编码电路以及差分信号处理电路；测试仪产生并输出模拟音频信号；编码电路将接收的模拟音频信号转换为I2S音频信号并输出到待测解码芯片；待测解码芯片根据I2S音频信号生成一对差分音频信号；差分信号处理电路对差分音频信号进行叠加以生成叠加信号；测试仪根据叠加信号得到所述待测解码芯片的特征参数；从而实现了对待测解码芯片的输出功率、增益、谐波失真、信噪比和左右声道隔离度等重要参数测试，提高了芯片测试的精确度。

Description

一种I2S音频总线功放解码芯片的测试装置

技术领域

本实用新型属于电子技术领域，尤其涉及一种I2S音频总线功放解码芯片的测试装置。

背景技术

传统的I2S音频总线功放解码芯片的测试装置，包括外部接口、D/A转换电路、测试接口、存储器和传输接口，外部接口用于接收外部的编码后的音视频码流给待测试解码芯片；测试接口与被测试解码芯片通信；视频D/A转换电路将测试解码芯片解码完成后的视频数字信号转换成视频模拟信号输出；音频D/A 转换电路将测试解码芯片解码完成后的音频数字信号转换成音频模拟信号输出；存储器用于被测试解码芯片工作使用；传输接口用于将D/A转换电路输出的音视频模拟信号发送给外部，供显示或播放。

然而，仅能通过外部显示或播放判断I2S音频总线功放解码芯片的功能是否正常，无法对I2S音频总线功放解码芯片的特征参数进行测试。

故传统的I2S音频总线功放解码芯片的测试装置存在仅通过外部显示或播放判断芯片的功能是否正常，从而导致无法对芯片的特征参数进行测试的缺陷。

实用新型内容

本实用新型提供了一种I2S音频总线功放解码芯片的测试装置，旨在解决传统的I2S音频总线功放解码芯片的测试装置存在的仅通过外部显示或播放判断芯片的功能是否正常，从而导致无法对芯片的特征参数进行测试的问题。

本实用新型是这样实现的，一种I2S音频总线功放解码芯片的测试装置，用于对待测解码芯片测试，包括测试仪、编码电路以及差分信号处理电路；

所述测试仪配置为产生并输出模拟音频信号；所述编码电路与所述测试仪连接，将接收的所述模拟音频信号转换为I2S音频信号并输出到所述待测解码芯片；所述待测解码芯片根据所述I2S音频信号生成一对差分音频信号；所述差分信号处理电路与所述待测解码芯片连接，对所述差分音频信号进行叠加以生成叠加信号；所述测试仪与所述差分信号处理电路连接，根据所述叠加信号得到所述待测解码芯片的特征参数。

在其中一个实施例中，所述I2S音频总线功放解码芯片的测试装置还包括：

与所述待测解码芯片连接，用于对所述差分音频信号进行滤波的第一滤波电路；

所述差分信号处理电路与所述第一滤波电路连接，具体用于对滤波后的所述差分音频信号进行叠加以生成叠加信号。

在其中一个实施例中，所述第一滤波电路包括第一电感、第二电感、第一电容以及第二电容；

所述第一电感的第一端为所述第一滤波电路的第一差分音频信号输入端，所述第一电感的第二端和所述第一电容的第一端共同构成所述第一滤波电路的第一差分音频信号输出端，所述第二电感的第一端为所述第一滤波电路的第二差分音频信号输入端，所述第二电感的第二端和所述第二电容的第一端共同构成所述第一滤波电路的第二差分音频信号输出端，所述第一电容的第二端和所述第二电容的第二端共接于电源地。

在其中一个实施例中，所述I2S音频总线功放解码芯片的测试装置还包括：

与所述待测解码芯片连接，用于对供电电源进行滤波以生成第一电源的第二滤波模块；

所述待测解码芯片根据所述第一电源和所述I2S音频信号生成所述一对差分音频信号。

在其中一个实施例中，所述第二滤波电路包括第三电容和第四电容；

所述第三电容的第一端和所述第四电容的第一端共同构成所述第二滤波电路的输入输出端，所述第三电容的第二端和所述第四电容的第二端共接于电源地。

在其中一个实施例中，所述编码电路包括音频模拟数字转换器、第五电容、第六电容、第七电容、第八电容、第九电容、第十电容、第十一电容、第十二电容、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻以及第六电阻；

所述音频模拟数字转换器的主时钟端、所述第一电阻的第一端以及所述第二电阻的第一端共同构成所述编码电路的模拟音频信号输入端，所述第一电阻的第二端与所述第九电容的第一端连接，所述第九电容的第二端与所述音频模拟数字转换器的右声道模拟输入端连接，所述第二电阻的第二端与所述第十电容的第一端连接，所述第十电容的第二端与所述音频模拟数字转换器的左声道模拟输入端连接，所述音频模拟数字转换器的静态电压端与所述第十一电容的第一端和所述第十二电容的第一端连接，所述音频模拟数字转换器的正相参考电压端与所述第五电容的第一端和所述第六电容的第一端连接，所述音频模拟数字转换器的音频串行数据输出端与所述第七电容的第一端、所述第八电容的第一端、所述第三电阻的第一端以及所述第四电阻的第一端连接，所述音频模拟数字转换器的串行时钟端与所述第五电阻的第一端连接，所述音频模拟数字转换器的左右声道时钟端与所述第六电阻的第一端连接，所述第四电阻的第二端、所述第五电阻的第二端以及所述第六电阻的第二端共同构成所述编码电路的I2S音频信号输出端，所述音频模拟数字转换器的接地端、所述第五电容的第二端、所述第六电容的第二端、所述第七电容的第二端、所述第八电容的第二端、所述第十一电容的第二端以及所述第十二电容的第二端共接于电源地，所述第三电阻的第二端与第二电源连接。

在其中一个实施例中，所述待测解码芯片的I2S左右声道帧时钟端、所述待测解码芯片的I2S位时钟端以及所述待测解码芯片的I2S串行数据端共同构成所述待测解码芯片的I2S音频信号输入端，所述待测解码芯片的输出正端为所述待测解码芯片的第一差分音频信号输出端，所述待测解码芯片的输出负端为所述待测解码芯片的第二差分音频信号输出端，所述待测解码芯片的电源端与第一电源连接，所述待测解码芯片的接地端与电源地连接；所述待测解码芯片的控制端为所述待测解码芯片的控制信号输入端。

在其中一个实施例中，所述差分信号处理电路包括音频差分信号处理器、第十三电容以及第十四电容；

所述音频差分信号处理器的正电源端与第三电源和所述第十四电容的第一端连接，所述音频差分信号处理器的负电源端与第四电源和所述第十三电容的第一端连接，所述音频差分信号处理器的正相输入端和所述音频差分信号处理器的反相输入端共同构成所述差分信号处理电路的差分音频信号输入端，所述音频差分信号处理器的输出端和所述音频差分信号处理器的检测端共同构成所述差分信号处理电路的叠加信号输出端，所述音频差分信号处理器的参考电压端、所述第十四电容的第二端以及所述第十三电容的第二端共接于电源地。

在其中一个实施例中，所述测试仪为TR6850S测试仪。

本实用新型实施例通过测试仪产生并输出模拟音频信号；编码电路将接收的模拟音频信号转换为I2S音频信号并输出到待测解码芯片；待测解码芯片根据 I2S音频信号生成一对差分音频信号；差分信号处理电路对差分音频信号进行叠加以生成叠加信号；测试仪根据所述叠加信号得到所述待测解码芯片的特征参数；从而实现了对待测解码芯片的输出功率、增益、谐波失真、信噪比和左右声道隔离度等重要参数测试，提高了芯片测试的精确度。

附图说明

为了更清楚地说明本实用新型实施例中的技术实用新型，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的I2S音频总线功放解码芯片的测试装置的一种模块结构图；

图2为本实用新型实施例提供的I2S音频总线功放解码芯片的测试装置的另一种模块结构图；

图3为本实用新型实施例提供的I2S音频总线功放解码芯片的测试装置的另一种模块结构图；

图4为本实用新型实施例提供的I2S音频总线功放解码芯片的测试装置的示例电路结构图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

图1示出了本实用新型实施例提供的I2S音频总线功放解码芯片的测试装置的模块结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

上述I2S音频总线功放解码芯片的测试装置，用于对待测解码芯片03测试， I2S音频总线功放解码芯片的测试装置包括测试仪01、编码电路02以及差分信号处理电路04。

测试仪01配置为产生并输出模拟音频信号；编码电路02与测试仪01连接，将接收的模拟音频信号转换为I2S音频信号并输出到待测解码芯片03；待测解码芯片03根据I2S音频信号生成一对差分音频信号；差分信号处理电路04与待测解码芯片03连接，对差分音频信号进行叠加以生成叠加信号；测试仪01 根据所述叠加信号得到所述待测解码芯片的特征参数。

具体实施中，测试仪01可以为TR6850S测试仪。

测试仪01产生并输出模拟音频信号可以具体为：依托TR6850S测试仪所配置波形发生器板卡，编写测试程序，使TR6850S测试仪输出频率为1KHZ、有效值为0.25V的正弦信号作为模拟音频信号；同时，依托TR6850S测试机，编写向量程序产生频率为12MHZ、幅度为3.3V的方波，作为编码电路02的采样及数字滤波的主时钟。

具体实施中，特征参数包括输出功率，增益，谐波失真，信噪比以及左右声道隔离度。

如图2所示，I2S音频总线功放解码芯片的测试装置还包括第一滤波电路 05。

第一滤波电路05与待测解码芯片03连接，用于对差分音频信号进行滤波；差分信号处理电路04与第一滤波电路05连接，具体用于对滤波后的差分音频信号进行叠加以生成叠加信号。

由于待测解码芯片03输出的是数字调制信号，而TR6850S测试仪所配置的数字化板卡采样只能输入正弦模拟信号，所以为了最终功能测试，必须转换为正弦模拟信号，故设置第一滤波电路05(如LC低通滤波器)以实现该功能。

如图3所示，I2S音频总线功放解码芯片的测试装置还包括第二滤波模块 06。

第二滤波模块06与待测解码芯片03连接，用于对供电电源进行滤波以生成第一电源；待测解码芯片03根据第一电源和I2S音频信号生成差分音频信号。

图4示出了本实用新型实施例提供的I2S音频总线功放解码芯片的测试装置的示例电路结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

第一滤波电路05包括第一电感L1、第二电感L2、第一电容C1以及第二电容C2。

第一电感L1的第一端为第一滤波电路05的第一差分音频信号输入端，第一电感L1的第二端和第一电容C1的第一端共同构成第一滤波电路05的第一差分音频信号输出端，第二电感L2的第一端为第一滤波电路05的第二差分音频信号输入端，第二电感L2的第二端和第二电容C2的第一端共同构成第一滤波电路05的第二差分音频信号输出端，第一电容C1的第二端和第二电容C2的第二端共接于电源地。

第二滤波电路包括第三电容C3和第四电容C4。

第三电容C3的第一端和第四电容C4的第一端共同构成第二滤波电路的输入输出端，第三电容C3的第二端和第四电容C4的第二端共接于电源地。

编码电路02包括音频模拟数字转换器U1、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻 R5以及第六电阻R6。

音频模拟数字转换器U1的主时钟端MCLK、第一电阻R1的第一端以及第二电阻R2的第一端共同构成编码电路02的模拟音频信号输入端，第一电阻R1的第二端与第九电容C9的第一端连接，第九电容C9的第二端与音频模拟数字转换器U1的右声道模拟输入端AINR连接，第二电阻R2的第二端与第十电容C10 的第一端连接，第十电容C10的第二端与音频模拟数字转换器U1的左声道模拟输入端AINL连接，音频模拟数字转换器U1的静态电压端VQ与第十一电容C11 的第一端和第十二电容C12的第一端连接，音频模拟数字转换器U1的正相参考电压端FILT+与第五电容C5的第一端和第六电容C6的第一端连接，音频模拟数字转换器U1的音频串行数据输出端SDOUT与第七电容C7的第一端、第八电容 C8的第一端、第三电阻R3的第一端以及第四电阻R4的第一端连接，音频模拟数字转换器U1的串行时钟端SCLK与第五电阻R5的第一端连接，音频模拟数字转换器U1的左右声道时钟端LRCLK与第六电阻R6的第一端连接，第四电阻R4 的第二端、第五电阻R5的第二端以及第六电阻R6的第二端共同构成编码电路 02的I2S音频信号输出端，音频模拟数字转换器U1的接地端GND、第五电容C5的第二端、第六电容C6的第二端、第七电容C7的第二端、第八电容C8的第二端、第十一电容C11的第二端以及第十二电容C12的第二端共接于电源地，第三电阻R3的第二端与第二电源连接。

待测解码芯片03的I2S左右声道帧时钟端LRCLK、待测解码芯片03的I2S 位时钟端BCLK以及待测解码芯片03的I2S串行数据端SDATA共同构成待测解码芯片03的I2S音频信号输入端，待测解码芯片03的输出正端VOP为待测解码芯片03的第一差分音频信号输出端，待测解码芯片03的输出负端VON为待测解码芯片03的第二差分音频信号输出端，待测解码芯片03的电源端VDD与第一电源VAA连接，待测解码芯片03的接地端GND与电源地连接，待测解码芯片U2的控制端CTRL为待测解码芯片U2的控制信号输入端。

差分信号处理电路04包括音频差分信号处理器U3、第十三电容C13以及第十四电容C14。

音频差分信号处理器U3的正电源端V+与第三电源VCC和第十四电容C14的第一端连接，音频差分信号处理器U3的负电源端V-与第四电源VDD和第十三电容C13的第一端连接，音频差分信号处理器U3的正相输入端+IN和音频差分信号处理器U3的反相输入端-IN共同构成差分信号处理电路04的差分音频信号输入端，音频差分信号处理器U3的输出端OUT和音频差分信号处理器U3的检测端SENCE共同构成差分信号处理电路04的叠加信号输出端，音频差分信号处理器U3的参考电压端REF1、第十四电容C14的第二端以及第十三电容C13的第二端共接于电源地。

由于被待测解码芯片03输出为差分音频信号，为了最后方便TR6850S测试仪所配置的数字化板卡测试，由音频差分信号处理器U3做信号减法叠加处理，使得VOUT等于VP和VN的差值。

音频差分信号处理器U3输出的信号为正弦1KHZ的模拟音频信号，由 TR6850S测试仪所配置的数字化板卡对此模拟音频信号进行采样处理；依据实测信号设置数字化板卡采样参数，编写测试程序，实现待测解码芯片03的输出功率、增益、谐波失真、信噪比、左右声道隔离度等重要参数测试。

以下结合工作原理对图4所示的作进一步说明：

测试仪01产生并输出模拟音频信号并将模拟音频信号发送至音频模拟数字转换器U1的主时钟端MCLK、音频模拟数字转换器U1的右声道模拟输入端AINR 以及音频模拟数字转换器U1的左声道模拟输入端AINL，音频模拟数字转换器 U1将模拟音频信号转换为I2S音频信号并从音频模拟数字转换器U1的音频串行数据输出端SDOUT、音频模拟数字转换器U1的串行时钟端SCLK以及音频模拟数字转换器U1的左右声道时钟端LRCLK输出；待测解码芯片03的I2S左右声道帧时钟端LRCLK、待测解码芯片03的I2S位时钟端BCLK以及待测解码芯片03 的I2S串行数据端SDATA接收I2S音频信号，待测解码芯片03根据I2S音频信号生成一对差分音频信号并从待测解码芯片03的输出正端VOP和待测解码芯片 03的输出负端VON输出；音频差分信号处理器U3的正相输入端+IN和音频差分信号处理器U3的反相输入端-IN接收差分音频信号，音频差分信号处理器U3对差分音频信号进行减法叠加处理以生成叠加信号并从音频差分信号处理器U3的输出端OUT输出至测试仪01。测试仪01根据叠加信号得到待测解码芯片03的特征参数。

当检测待测解码芯片03的左右声道隔离度时，仅在音频模拟数字转换器U1 的右声道模拟输入端AINR输入信号，而通过将待测解码芯片03的控制端CTRL 设置为仅解码左声道的I2S音频信号，那么理论上待测解码芯片03左声道输出就应该是0，即右声道不会干扰左声道，从而检测出待测解码芯片03的左右声道隔离度。

本实用新型实施例通过包括测试仪、编码电路、待测解码芯片以及差分信号处理电路；测试仪产生并输出模拟音频信号；编码电路将接收的模拟音频信号转换为I2S音频信号并输出到待测解码芯片；待测解码芯片根据I2S音频信号生成一对差分音频信号；差分信号处理电路对差分音频信号进行叠加以生成叠加信号；测试仪根据所述叠加信号得到所述待测解码芯片的特征参数；从而实现了对待测解码芯片的输出功率、增益、谐波失真、信噪比和左右声道隔离度等重要参数测试，提高了芯片测试的精确度。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (9)

1.一种I2S音频总线功放解码芯片的测试装置，用于对待测解码芯片测试，其特征在于，包括测试仪、编码电路以及差分信号处理电路；

所述测试仪配置为产生并输出模拟音频信号；所述编码电路与所述测试仪连接，将接收的所述模拟音频信号转换为I2S音频信号并输出到所述待测解码芯片；所述待测解码芯片根据所述I2S音频信号生成一对差分音频信号；所述差分信号处理电路与所述待测解码芯片连接，对所述差分音频信号进行叠加以生成叠加信号；所述测试仪与所述差分信号处理电路连接，根据所述叠加信号得到所述待测解码芯片的特征参数。

2.如权利要求1所述的I2S音频总线功放解码芯片的测试装置，其特征在于，所述I2S音频总线功放解码芯片的测试装置还包括：

与所述待测解码芯片连接，用于对所述差分音频信号进行滤波的第一滤波电路；

所述差分信号处理电路与所述第一滤波电路连接，具体用于对滤波后的所述差分音频信号进行叠加以生成叠加信号。

3.如权利要求2所述的I2S音频总线功放解码芯片的测试装置，其特征在于，所述第一滤波电路包括第一电感、第二电感、第一电容以及第二电容；

所述第一电感的第一端为所述第一滤波电路的第一差分音频信号输入端，所述第一电感的第二端和所述第一电容的第一端共同构成所述第一滤波电路的第一差分音频信号输出端，所述第二电感的第一端为所述第一滤波电路的第二差分音频信号输入端，所述第二电感的第二端和所述第二电容的第一端共同构成所述第一滤波电路的第二差分音频信号输出端，所述第一电容的第二端和所述第二电容的第二端共接于电源地。

4.如权利要求1所述的I2S音频总线功放解码芯片的测试装置，其特征在于，所述I2S音频总线功放解码芯片的测试装置还包括：

与所述待测解码芯片连接，用于对供电电源进行滤波以生成第一电源的第二滤波模块；

所述待测解码芯片根据所述第一电源和所述I2S音频信号生成所述一对差分音频信号。

5.如权利要求4所述的I2S音频总线功放解码芯片的测试装置，其特征在于，所述第二滤波模块包括第三电容和第四电容；

所述第三电容的第一端和所述第四电容的第一端共同构成所述第二滤波模块的输入输出端，所述第三电容的第二端和所述第四电容的第二端共接于电源地。

6.如权利要求1所述的I2S音频总线功放解码芯片的测试装置，其特征在于，所述编码电路包括音频模拟数字转换器、第五电容、第六电容、第七电容、第八电容、第九电容、第十电容、第十一电容、第十二电容、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻以及第六电阻；

所述音频模拟数字转换器的主时钟端、所述第一电阻的第一端以及所述第二电阻的第一端共同构成所述编码电路的模拟音频信号输入端，所述第一电阻的第二端与所述第九电容的第一端连接，所述第九电容的第二端与所述音频模拟数字转换器的右声道模拟输入端连接，所述第二电阻的第二端与所述第十电容的第一端连接，所述第十电容的第二端与所述音频模拟数字转换器的左声道模拟输入端连接，所述音频模拟数字转换器的静态电压端与所述第十一电容的第一端和所述第十二电容的第一端连接，所述音频模拟数字转换器的正相参考电压端与所述第五电容的第一端和所述第六电容的第一端连接，所述音频模拟数字转换器的音频串行数据输出端与所述第七电容的第一端、所述第八电容的第一端、所述第三电阻的第一端以及所述第四电阻的第一端连接，所述音频模拟数字转换器的串行时钟端与所述第五电阻的第一端连接，所述音频模拟数字转换器的左右声道时钟端与所述第六电阻的第一端连接，所述第四电阻的第二端、所述第五电阻的第二端以及所述第六电阻的第二端共同构成所述编码电路的I2S音频信号输出端，所述音频模拟数字转换器的接地端、所述第五电容的第二端、所述第六电容的第二端、所述第七电容的第二端、所述第八电容的第二端、所述第十一电容的第二端以及所述第十二电容的第二端共接于电源地，所述第三电阻的第二端与第二电源连接。

7.如权利要求1所述的I2S音频总线功放解码芯片的测试装置，其特征在于，所述待测解码芯片的I2S左右声道帧时钟端、所述待测解码芯片的I2S位时钟端以及所述待测解码芯片的I2S串行数据端共同构成所述待测解码芯片的I2S音频信号输入端，所述待测解码芯片的输出正端为所述待测解码芯片的第一差分音频信号输出端，所述待测解码芯片的输出负端为所述待测解码芯片的第二差分音频信号输出端，所述待测解码芯片的电源端与第一电源连接，所述待测解码芯片的接地端与电源地连接；所述待测解码芯片的控制端为所述待测解码芯片的控制信号输入端。

8.如权利要求1所述的I2S音频总线功放解码芯片的测试装置，其特征在于，所述差分信号处理电路包括音频差分信号处理器、第十三电容以及第十四电容；

所述音频差分信号处理器的正电源端与第三电源和所述第十四电容的第一端连接，所述音频差分信号处理器的负电源端与第四电源和所述第十三电容的第一端连接，所述音频差分信号处理器的正相输入端和所述音频差分信号处理器的反相输入端共同构成所述差分信号处理电路的差分音频信号输入端，所述音频差分信号处理器的输出端和所述音频差分信号处理器的检测端共同构成所述差分信号处理电路的叠加信号输出端，所述音频差分信号处理器的参考电压端、所述第十四电容的第二端以及所述第十三电容的第二端共接于电源地。

9.如权利要求1所述的I2S音频总线功放解码芯片的测试装置，其特征在于，所述测试仪为TR6850S测试仪。

Images