CN211457117U - 一种基于软件无线电的ism频段通信主站 - Google Patents
一种基于软件无线电的ism频段通信主站 Download PDFInfo
- Publication number
- CN211457117U CN211457117U CN202020481284.1U CN202020481284U CN211457117U CN 211457117 U CN211457117 U CN 211457117U CN 202020481284 U CN202020481284 U CN 202020481284U CN 211457117 U CN211457117 U CN 211457117U
- Authority
- CN
- China
- Prior art keywords
- circuit
- frequency
- master station
- signal
- radio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transceivers (AREA)
Abstract
本实用新型提出一种基于软件无线电的ISM频段通信主站。该ISM频段通信主站包括射频前端处理电路,AD/DA转换电路和数字信号处理电路,其中,射频前端处理电路将接收的射频信号转换为与AD/DA转换电路相匹配的信号发送给AD/DA转换电路,AD/DA转换电路将接收到的信号进行数模/模数转化,并将转化后的数据发送给数字信号处理电路,数字信号处理电路对接收到的数据进行处理以及根据接收的数据进行控制操作,结构简单,而且该结构射频信号由混频到零中频的输出端不会出现镜频信号,只需要低通滤波,容易实现通信主站的电路集成。
Description
技术领域
本实用新型涉及无线通信领域,具体的涉及到一种基于软件无线电的ISM频段通信主站。
背景技术
目前常见的通信主站有网关、集线器、交换器等,主要由处理器及无线通信模块组成,将各终端节点信息通过以太网,传送到本地或云服务器,都不是软件无线电结构。由于通信主站的无线通信模块的限制,无线通信***的终端节点一般采用同一种无线收发芯片,无法根据应用场景的需求如传输速率、功耗、成本等,选择合适的收发芯片,***灵活性低,并且无线传感网的中心节点一般只支持单通信协议,部分支持多个协议,如智能网关,但需要内置多个通信模块,集成度低,可扩展性差。另外,网关等通信主站只能实现无线传输功能,需上传服务器进行数据处理,功能较弱。
为了满足无线通信***对灵活可配置的通信主站的需求,各大软件无线电厂商推出了软件无线电平台。普遍采用宽带中频带通采样的硬件架构,通过软件平台对硬件平台进行编程和管理可运用于,兼容各种无线标准、覆盖频段宽。目前现有的通用软件无线电平台大多借助PC机的操作***来实现软件无线电数字信号处理,非嵌入式设计,不利于设备的集成,成本高,更多地用于科研仿真类项目。
实用新型内容
基于上述问题,本实用新型的目的旨在至少解决所述技术缺陷之一,提出一种基于无线电的ISM频段通信主站,具有多频段、多信道、多制式、嵌入式、低成本的特点。为实现上述目的,本实用新型采用如下技术方案:
一种基于无线电的ISM频段通信主站,包括射频前端处理电路, AD/DA转换电路和数字信号处理电路,其中,所述射频前端处理电路将接收的射频信号转换为与所述AD/DA转换电路相匹配的信号发送给所述AD/DA转换电路,所述AD/DA转换电路将接收到的信号进行数模 /模数转化,并将转化后的数据发送给所述数字信号处理电路,所述数字信号处理电路对接收到的数据进行处理以及根据接收的数据进行控制操作。
优选的,所述射频前端处理电路包括对接收到的射频信号进行放大处理,或者对待发射的信号进行放大的放大电路,转换收发模式的射频通道切换电路和对射频信号进行频率转换的混频电路。
优选的,所述放大电路包括MGA-81563芯片。
优选的,所述射频通道切换电路包括单刀三掷无源开关和单刀双掷无源开关。
优选的,所述混频电路包括正交混频电路和上/下变频电路,在发射路径上,所述正交混频电路接收正交零中频信号,经混频处理后输出宽带中频信号至所述上/下变频电路,所述上/下变频电路经混频处理后输出射频信号;在接收路径上,射频信号经所述上/下变频电路混频处理后输出宽带中频信号至所述正交混频电路,所述正交混频电路经混频处理后输出正交零中频信号,实现射频信号和正交零中频信号之间的转换。
优选的,所述混频电路还包括用于滤除镜像频率的低通滤波器和滤除低于预设频率的高通滤波器。
优选的,在接收路径上,正交混频电路将宽带中频信号变换为正交的模拟零中频信号,经所述低通滤波器处理后,输入AD/DA转换电路中的AD电路,在发射路径上,AD/DA转换电路中的DA电路输出的模拟零中频信号经低通滤波器处理后输入到所述正交混频电路,经所述正交混频电路转换为宽带中频信号。
优选的,所述上/下变频电路包括低通滤波器、高通滤波器和混频器。
优选的,所述数字信号处理电路采用ZYNQ-7020芯片。
优选的,还包括时钟电路,所述时钟电路产生时钟信号的并通过时钟总线发送至所述AD/DA转换电路和所述射频前端处理电路。
相对于现有技术中的方案,本实用新型的优点:
本实用新型实施例提出的一种基于无线电的ISM频段通信主站,包括射频前端处理电路,AD/DA转换电路和数字信号处理电路,由于零中频的射频前端处理电路,接收时通过射频前端处理电路中的混频器将射频信号的频率变换到零中频;发射时将基带信号通过混频器变换到射频,实现结构简单,而且该结构混频到零中频的输出端不会出现镜频信号,只需要低通滤波,容易实现通信主站的电路集成。
附图说明
下面结合附图及实施例对本实用新型作进一步描述:
图1所示为本实用新型实施例的基于无线电的ISM频段通信主站的结构示意图;
图2所示为本实用新型MGA-81563芯片的引脚示意图;
图3所示为本实用新型SKY13317芯片和SKY13350芯片构成的组合开关电路的结构示意图;
图4所示为本实用新型MAX2837芯片的引脚示意图;
图5所示为本实用新型时钟电路的结构示意图;
图6所示为本实用新型数字信号处理电路的结构示意图。
具体实施方式
以下结合具体实施例对上述方案做进一步说明。应理解,这些实施例是用于说明本实用新型而不限于限制本实用新型的范围。实施例中采用的实施条件可以如具体厂家的条件做进一步调整,未注明的实施条件通常为常规实验中的条件。
请参考图1所示为本实用新型提出的一种基于无线电的ISM频段通信主站的结构示意图,所述通信主站包括射频前端处理电路10,AD/DA转换电路20和数字信号处理电路30,其中,射频前端处理电路 10将接收的射频信号转换为与AD/DA转换电路20相匹配的信号发送给 AD/DA转换电路20,AD/DA转换电路20将接收到的信号进行数模/模数转化,并将转化后的数据发送给数字信号处理电路30,数字信号处理电路30对接收到的数据进行数据处理,数据存储,数据传输以及对射频信号处理板的控制操作。
本实用新型中,射频前端处理电路10的主要功能是对射频信号进行转换,使射频信号的频率、电平与AD/DA转换电路20相匹配,因此需要基于AD/DA转换电路20设计射频前端处理电路。
本实用新型中AD/DA转换电路20是整个软件无线电的核心,决定着射频前端的组成结构,也影响着数字信号处理的速度和方式,对通信主站起着关键作用。AD/DA转换电路的选择应满足通信主站的设计指标和功能,同时需要考虑器件的通道数、采样速率、采样分辨率以及功能需求等。
本实用新型的其中一实施例采用超低功耗、高集成度的MAX5864 芯片作为AD/DA转换电路20。MAX58634芯片集成双路8位接收ADC和双路10位发送DAC,能以较低的功耗提供较高的动态性能,最高可实现22Msps的采样率,满足通信主站的设计需求。MAX5864芯片ADC的模拟IQ输入和DAC的模拟IQ输出都为差分结构,增益匹配为±0.05dB, IQ通道的典型相位匹配为±0.15°。ADC的SINAD为48.5dB,DAC的 SFDR为71.7dBc。ADC/DAC提供并行数字输入/输出复用,提高了信号处理的速度。
在本实用新型的其中一实施例中,射频前端处理电路10包括对接收到的射频信号进行放大处理,或者对待发射的信号进行放大的放大电路,转换收发模式的射频通道切换电路和对射频信号进行频率转换的混频电路。
具体的,放大电路是整个射频前端处理电路10中重要的一环,对于接收端,放大电路放大天线接收的微弱的射频信号,并降低***的噪声系数;对于发射端,放大电路将高频已调波信号进行功率放大,以满足发射功率的需求。
在本实用新型的其中一实施例中,放大电路采用成本低、集成度高的MGA-81563芯片。该芯片可应用于宽动态范围,最大可输入6GHz 射频信号。MGA-81563结合了高线性度和低噪声系数,噪声系数为 2.7dB,三阶截点为27dBm。芯片的输出功率为14.8dBm,满足通信主站的设计需求。请参考图2所示,MGA-81563芯片集成了片上偏置电路调节内部电流,可在单一电源的下工作,使用方便。MGA-81563共有6个引脚,为获得最佳性能和稳定性,4个引脚与地相连。对于接收端,信号从IN端口输入,经过低噪放大后,从OUT端口输出。对于发射端,信号从IN端口输入,经过功率放大后,从OUT端口输出。
本实用新型的通信主站采用半双工,需要射频通道切换电路12转换收发模式。同时为了抑制混频干扰,将30MHz~6GHz划分为三个子频段,根据射频信号频率,有选择地完成信号地滤波和放大。在本实用新型的其中一实施例中,所述射频通道切换电路12包括由单刀三掷无源开关和单刀双掷无源开关组成的组合开关电路。其中,单刀三掷无源开关采用SKY13317,单刀双掷无源开关采用SKY13350。两个开关芯片的参数如表1所示:
表1开关芯片参数
SKY13317芯片和SKY13350芯片构成的组合开关电路如图3所示。信号从SKY13317的RFC端口输入,根据V1、V2和V3端口的控制电压选择通路,若V2为3.3V高电平,信号从RF2端口输出。信号经过交流耦合输入SKY13350的INPUT端口,根据VCTL1和VCTL2 端口的控制电压选择通路,若VCTL1电压大于1.6V时,信号从OUT1 端口输出。
在本实用新型中混频电路主要完成信号的频率转换和滤波。本实用新型通信主站采用正交采样软件无线电结构,信号经过二次混频,将信号混频到零中频。其中,混频电路主要由正交混频电路和上/下变频电路构成。在发射路径上或者说在发射状态下,将正交零中频信号输入到正交混频电路中,经混频处理后输出宽带中频信号至所述上/ 下变频电路,由上/下变频电路混频处理后输出射频信号;在接收路径上或者说在接收状态下,射频信号经过上/下变频电路混频处理后,输出宽带中频信号至正交混频电路,正交混频电路经混频处理后输出正交零中频信号,实现射频信号和正交零中频信号之间的转换。
在本实用新型的其中一实施例中,所述混频电路还包括用于滤除镜像频率的低通滤波器和滤除低于预设频率的高通滤波器。
在本实用新型的其中一实施例中,在接收路径上,正交混频电路将宽带中频信号变换为正交的模拟零中频信号,经所述低通滤波器处理后,输入AD/DA转换电路中的AD电路,在发射路径上,AD/DA转换电路中的DA电路输出的模拟零中频信号经低通滤波器处理后输入到所述正交混频电路,经所述正交混频电路转换为宽带中频信号。
具体的,对于接收端,正交混频电路将宽带中频信号变换为两路正交的模拟零中频信号IQ,经过低通滤波器处理后,输入AD电路。对于发射端,DA电路输出的模拟零中频信号,经过低通滤波器处理后输入至正交混频电路,由正交混频电路转换为宽带中频信号。本实用新型采用2.3~2.7GHz无线宽频段收发芯片MAX2837实现正交混频电路。该芯片将宽带中频模拟信号混频至可变带宽的正交模拟零中频信号,基带带宽范围为1.7~28MHz。该芯片集成了射频收发的所有电路、I/Q模拟差分接口和数字调谐晶体振荡器。MAX2837芯片具有可编程接收I/Q低通滤波器(通道选择滤波器)、可编程发射I/Q低通抗混叠滤波器,具有一定的动态范围,提高了***的灵活性。MAX2837 芯片具有I/Q误差检测、直流偏移消除和载波误差泄露检测功能,提高了***的可靠度。
请参考图4所示为MAX2837芯片的引脚示意图,MAX2837芯片通过ENABLE引脚使能芯片,控制RXENABLE和TXENABLE端口,切换接收和发射通路。增益控制采用4线SPI,运用端口DIN、CS、DOUT、 SCLK实现寄存器配置。对于接收通路,单端中频信号通过RX_BALUN 器件转成差分信号输入到RXRF+、RXRF-接口,MAX2837芯片完成正交混频后,从差分基带端口RXBBI+、RXBBI-、RXBBQ+、RXBBQ- 输入到ADC电路中。对于发射通路,DAC电路将基带模拟信号输入到TXBBI+、TXBBI-、TXBBQ+、TXBBQ-端口,经过正交混频后转换成宽中频信号,从差分端口TXRF+、TXRF-输出,经过TX_BALUN 器件转成单端信号输入到混频电路中。在CPOUT+和CPOUT-之间连接频率合成器的环路滤波器。
在本实用新型的其中一实施例中,所述上/下变频电路包括低通滤波器、高通滤波器和混频器。
具体的,上/下变频电路在发射状态时,将正交混频电路输出的宽带中频信号混频至射频信号,并由高通滤波器滤除混频中产生的多余和频或差频信号;接收状态时,射频信号经低通滤波器滤除镜像频率的干扰,并混频到宽带中频信号,便于正交混频电路的实现。
根据实际***设计要求,将通信主站30MHz~6GHz的工作频段,划分成3个信号传输通道,分段完成信号滤波,抑制干扰并降低滤波器的设计难度。按照正交混频芯片MAX2837的工作频段,将 2.3~2.7GHz频段设为带通通道;30MHz~2.3GHz频段设为低通通道,采用低通滤波器滤除高频信号;2.7GHz~6GHz频段设为高通通道,采用高通滤波器滤除低频信号。
在本实用新型的其中一实施例中,采用可编程的混频芯片 RFFC5072实现混频电路。该芯片集成了三个不同频段的压控振荡器、小数分频合成器和高线性度混频器,并运用外部环路滤波器和压控振荡器,生成85~4200MHz宽频带范围的本振。该本振信号被缓冲并路由到集成的射频混频器,实现30MHz~6GHz的频率转换。RFFC5072 芯片通过调节本振,控制信号混频输出的中频频率,频率输出范围为:2.15~2.75GHz。其中宽带中频的范围为MAX2837芯片的工作频段 2.3~2.7GHz。RFFC5072调节射频混频器的偏置电流实现低功耗的需求。
在本实用新型的其中一实施例中,采用LP0603A1880ANTR芯片作为低通滤波器,在5.201GHz的损耗为-17dB,能很好的滤除镜像频率。采用DEA162400HT-8004B1作为高通滤波器,可以很好的滤除低于2.4GHz的频率。
本实用新型的混频电路集成了接收混频和发射混频,通过射频通道切换电路切换收发模式,并根据射频信号的频率选择低通、带通和高通通道。RFFC5072芯片时钟从REF_IN端口输入,通过端口SDATA、 SCLK和ENX端口实现IIC协议的寄存器配置。端口REXT连接外部带隙偏置电阻器,去除低频噪声。ANA_VDD1和ANA_VDD2为模拟电源输入端口,DIG_VDD为数字电源输入接口,都使用良好的射频去耦电路。LFILT1为相位检测输出端口,相位误差经过内部运放构成的环路滤波器从LFILT2输出,经过低通滤波产生控制电压,送到VCO 控制输入端口LFILT3。GPO1端口为天线有源偏置控制端口。 LP0603A1880ANTR低通滤波器位于低通通道,DEA162400HT-8004B1 高通滤波器位于高通频段。
本实用新型AD/DA转换电路20和射频前端处理电路30的芯片需要时钟电路提供运行时钟,MAX5864芯片的工作时钟可配置,最大为 22MHz,MAX2837芯片的工作时钟为40MHz,RFFC5072芯片的工作时钟为40MHz。为了提高***的集成度,在本实用新型的其中一实施例中,时钟电路采用时钟发生芯片SI5351C,产生3路工作时钟。
SI5351C芯片为可编程任意频率的CMOS时钟发生器,最多产生 8路时钟,频率范围为8kHz~160MHz,输出时钟低周期抖动,比较稳定。工作时钟可运用低成本、固定频率的晶振提供:25MHz或27MHz。
在本实用新型的其中一实施例中,还包括时钟电路,时钟电路产生时钟信号的并通过时钟总线发送至所述AD/DA转换电路和所述射频前端处理电路。如图5所示为本实用新型时钟电路的结构示意图, SI5351C芯片的工作时钟由25MHz的晶振X1提供,通过差分端口XA 和XB输入芯片。SCL和SDA为IIC接口线,可用于配置内部寄存器。 CLK0-CLK7为时钟输出端口,本实用新型采用端口CLK0输出10MHz 的时钟提供给MAX5864芯片,端口CLK3输出40MHz的时钟提供给 MAX2837芯片,CLK4输出40MHz的时钟提供给RFFC5072芯片。
通信主站的数字信号处理单元30用于完成数据采集、数据处理、数据存储、数据传输,以及对射频信号处理板的控制。本实用新型的其中一实施例采用具有FPGA+ARM结构的ZYNQ-7020芯片实现通信主站数字信号处理,无需PC机,满足嵌入式设计需求。
ZYNQ-7020芯片集成了基于双核ARM Cortex-A9的处理核心部分(PS)以及中等规模可编程逻辑的ARTIX-7FPGA部分(PL),拥有完全可编程能力,具有高性能、低功耗的特点。ARM有先进的浮点处理单元,最高主频866MHz,运算速度快,含有丰富的库函数。FPGA 具有布线资源丰富、可重复编程以及集成度高的优点。ARM与FPGA 之间的数据交互使用AXI接口实现高速通信,最高吞吐量达到 9.6Gbit/s。
为了提高通信主站硬件的稳定性,数字信号处理电路采用 ZYNQ-7020开发板实现。如图6所示,该数字信号处理电路集成了 ZYNQ-7020芯片,并在ARM端外挂2个DDR3存储器,可实现1GB 的数据存储。通过扩展I/O口将ZYNQ-7020芯片的PS、PL的IO口引出,与模拟信号处理板的芯片相连,包括射频开关的控制引脚、 RFFC5072芯片的配置引脚和使能引脚、MAX2837芯片的配置引脚和收发模式切换引脚、SI5351C芯片的配置引脚,以及MAX5864芯片的配置引脚、数字信号输入输出引脚和时钟引脚。
本实用新型一种基于无线电的ISM频段通信主站,包括射频前端处理电路,AD/DA转换电路和数字信号处理电路,由于零中频的射频前端处理电路,接收时通过混频器将射频信号的频率变换到零中频;发射时将基带信号通过混频器变换到射频,实现结构简单,而且该结构混频到零中频的输出端不会出现镜频信号,只需要低通滤波,容易实现通信主站的电路集成。所述通信主站收发范围为30MHz-6GHz,信号带宽为20MHz,可将多种通信功能封装成模块,实现与不同无线收发芯片的通信,具有良好的兼容性和扩展性。
上述实施例只为说明本实用新型的技术构思及特点,其目的在于让熟悉此项技术的人是能够了解本实用新型的内容并据以实施,并不能以此限制本实用新型的保护范围。凡如本实用新型精神实质所做的等效变换或修饰,都应涵盖在本实用新型的保护范围之内。
Claims (10)
1.一种基于软件无线电的ISM频段通信主站,其特征在于,包括射频前端处理电路,AD/DA转换电路和数字信号处理电路,其中,所述射频前端处理电路将接收的射频信号转换为与所述AD/DA转换电路相匹配的信号发送给所述AD/DA转换电路,所述AD/DA转换电路将接收到的信号进行数模/模数转化,并将转化后的数据发送给所述数字信号处理电路,所述数字信号处理电路对接收到的数据进行处理以及根据接收的数据进行控制操作。
2.根据权利要求1所述的基于软件无线电的ISM频段通信主站,其特征在于,所述射频前端处理电路包括对接收到的射频信号进行放大处理,或者对待发射的信号进行放大的放大电路,转换收发模式的射频通道切换电路和对射频信号进行频率转换的混频电路。
3.根据权利要求2所述的基于软件无线电的ISM频段通信主站,其特征在于,所述放大电路包括MGA-81563芯片。
4.根据权利要求2所述的基于软件无线电的ISM频段通信主站,其特征在于,所述射频通道切换电路包括单刀三掷无源开关和单刀双掷无源开关。
5.根据权利要求2所述的基于软件无线电的ISM频段通信主站,其特征在于,所述混频电路包括正交混频电路和上/下变频电路,在发射路径上,所述正交混频电路接收正交零中频信号,经混频处理后输出宽带中频信号至所述上/下变频电路,所述上/下变频电路经混频处理后输出射频信号;在接收路径上,射频信号经所述上/下变频电路混频处理后输出宽带中频信号至所述正交混频电路,所述正交混频电路经混频处理后输出正交零中频信号,实现射频信号和正交零中频信号之间的转换。
6.根据权利要求5所述的基于软件无线电的ISM频段通信主站,其特征在于,所述混频电路还包括用于滤除镜像频率的低通滤波器和滤除低于预设频率的高通滤波器。
7.根据权利要求6所述的基于软件无线电的ISM频段通信主站,其特征在于,在接收路径上,正交混频电路将宽带中频信号变换为正交的模拟零中频信号,经所述低通滤波器处理后,输入AD/DA转换电路中的AD电路,在发射路径上,AD/DA转换电路中的DA电路输出的模拟零中频信号经低通滤波器处理后输入到所述正交混频电路,经所述正交混频电路转换为宽带中频信号。
8.根据权利要求7所述的基于软件无线电的ISM频段通信主站,其特征在于,所述上/下变频电路包括低通滤波器、高通滤波器和混频器。
9.根据权利要求1所述的基于软件无线电的ISM频段通信主站,其特征在于,所述数字信号处理电路采用ZYNQ-7020芯片。
10.根据权利要求1所述的基于软件无线电的ISM频段通信主站,其特征在于,还包括时钟电路,所述时钟电路产生时钟信号的并通过时钟总线发送至所述AD/DA转换电路和所述射频前端处理电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020481284.1U CN211457117U (zh) | 2020-04-05 | 2020-04-05 | 一种基于软件无线电的ism频段通信主站 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020481284.1U CN211457117U (zh) | 2020-04-05 | 2020-04-05 | 一种基于软件无线电的ism频段通信主站 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211457117U true CN211457117U (zh) | 2020-09-08 |
Family
ID=72303782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020481284.1U Active CN211457117U (zh) | 2020-04-05 | 2020-04-05 | 一种基于软件无线电的ism频段通信主站 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211457117U (zh) |
-
2020
- 2020-04-05 CN CN202020481284.1U patent/CN211457117U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102386919B (zh) | 模数转换器、无线收发器以及医疗设备 | |
US20110053536A1 (en) | Receiver with re-demodulation | |
US7941113B2 (en) | Wide bandwidth transceiver | |
CN102076120B (zh) | 基于软件无线电的多模多频带射频机载微微蜂窝通信*** | |
CN210958360U (zh) | 信号处理电路和天线装置 | |
US12003281B1 (en) | Radio frequency domain calibration system and method for radio frequency circuit units | |
CN103762979B (zh) | 一种应用于lte信道模拟器的宽带频率源 | |
Kuang et al. | A fully integrated 60-GHz 5-Gb/s QPSK transceiver with T/R switch in 65-nm CMOS | |
CN110212929B (zh) | 一种谐波抑制发射机 | |
CN216490493U (zh) | 一种卫星测控星务一体化*** | |
CN107819490A (zh) | 一种脉冲超宽带太赫兹收发构架 | |
CN110149121B (zh) | 一种可调超宽带零中频收发机射频模拟前端 | |
CN101604984B (zh) | 一种超宽带发射机及其设计方法 | |
Laskin et al. | A 60-GHz RF IQ DAC transceiver with on-die at-speed loopback | |
CN115733509A (zh) | 射频前端模组电路、天线相控阵收发***及信号处理方法 | |
KR20060025150A (ko) | 공유 기능 블록 멀티 모드 멀티 밴드 통신 트랜시버 | |
CN211457117U (zh) | 一种基于软件无线电的ism频段通信主站 | |
CN115632675B (zh) | 一种基于fpga的多模块无线信号处理***及方法 | |
CN201919158U (zh) | 基于软件无线电的多模多频带射频机载微微蜂窝通信*** | |
CN109391574A (zh) | 一种基于ebpsk的调制解调方法及通信*** | |
CN216794989U (zh) | 多模多通道射频收发装置 | |
CN101159463A (zh) | 无线多载波通道及其信号处理方法 | |
KR20050113308A (ko) | 초광대역 통신 시스템에서 다중신호 발생장치 및 방법 | |
Shahramian et al. | An All-Silicon E-Band Backhaul-on-Glass Frequency Division Duplex Module with> 24dBm PSAT & 8dB NF | |
Yang et al. | Software defined radio hardware design on ZYNQ for signal processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |