CN210579553U - 一种印制电路板 - Google Patents
一种印制电路板 Download PDFInfo
- Publication number
- CN210579553U CN210579553U CN201920758146.0U CN201920758146U CN210579553U CN 210579553 U CN210579553 U CN 210579553U CN 201920758146 U CN201920758146 U CN 201920758146U CN 210579553 U CN210579553 U CN 210579553U
- Authority
- CN
- China
- Prior art keywords
- core
- hole
- printed circuit
- layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型公开了一种印制电路板,该印制电路板包括层叠设置的第一芯板、第二绝缘层和第一基板,第一芯板包括第一过孔,第一过孔内设有第一导电部,以使得第一芯板的上、下导电层经由第一导电部电连接。本实用新型能够克服传统工艺中背钻留有残桩的问题,减小信号的损失,提高印制电路板的信号传输质量;避免使用昂贵的控深钻,节省成本。
Description
技术领域
本实用新型涉及印制电路板制造领域,特别涉及一种印制电路板。
背景技术
随着5G时代来临,作为电子产品核心的印制电路板的密度越来越大,层数也越来越多。对于复杂的多层印制电路板上的信号来说采用换层过孔是无法避免的。随着信号带宽的扩展,印制电路板上导体通道的阻抗连续性也越来越重要。
本申请的发明人在长期的研发中发现,目前一般采用压接孔背钻工艺来制备此类印制电路板,而现有的背钻技术都会留有残桩(Stub)。对于信号的传输而言,残桩越小,信号的损失越小。现有的工艺中,为了保证不会将背钻钻得过深,需要留有2mil(毫寸)的安全值,同时考虑到钻机和板厚的差异,残桩的值一般控制在2mil~12mil,平均为6mil左右。因此现有技术中无法避免因残桩造成的信号损失。
实用新型内容
本实用新型提供一种印制电路板,以解决现有技术中因背钻工艺留有残桩,造成信号损失的技术问题。
为解决上述技术问题,本实用新型采用的一个技术方案是提供一种印制电路板,包括:
第一芯板,所述第一芯板由原料板形成,所述原料板包括第一绝缘层及设于所述第一绝缘层两表面的上、下导电层;
第二绝缘层,所述第二绝缘层层叠设置于所述第一芯板上;
第一基板,所述第一基板层叠设置于所述第二绝缘层上,所述第一芯板包括第一过孔,所述第一过孔内设有第一导电部,以使得所述第一芯板的所述上、下导电层经由所述第一导电部电连接。
本实用新型通过在第一芯板上设置第一过孔,并在第一过孔内设置第一导电部,使得第一芯板的上、下导电层形成电连接,能够克服传统工艺中背钻留有残桩的问题,减小信号的损失,提高印制电路板的信号传输质量;避免使用昂贵的控深钻,节省成本。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,其中:
图1是本实用新型印制电路板的制备方法第一实施例的流程示意图;
图2是本实用新型印制电路板的制备方法第二实施例的流程示意图;
图3a至图3k是本实用新型印制电路板的制备方法第二实施例的工艺流程示意图;
图4是本实用新型印制电路板的制备方法第三实施例的流程示意图;
图5a至图5h是本实用新型印制电路板的制备方法第三实施例的工艺流程示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,均属于本实用新型保护的范围。
参见图1,本实用新型印制电路板的制备方法第一实施例包括:
S101、在原料板上形成第一过孔,其中原料板包括第一绝缘层及设于第一绝缘层两表面的上、下导电层;
其中,原料板为双层印制电路板,两表面都设有导电层。
S102、对第一过孔作导电化填充处理以电连接上、下导电层,形成第一芯板;
在本实施例中,填充的导电材料可以为与导电层同种材料的铜,在其他实施例中,填充的导电材料也可以为其他导电金属、合金或碳纤维等,在此不做限制。
S103、将第一芯板、第二绝缘层以及第一基板层叠并压合,以形成印制电路板。
在本实施例中,第一基板包括第一绝缘层及设于第一绝缘层至少一侧表面的导电层。
在第一芯板和第一基板之间设置第二绝缘层以使得第一芯板和第一基板之间绝缘。
本实用新型实施例通过对原料板上的第一过孔作导电化处理以形成第一芯板,再将第一芯板、第二绝缘层和第一基板层叠压合以形成印制电路板,使得第一芯板的上、下导电层形成电连接,能够克服传统工艺中背钻留有残桩的问题,减小信号的损失,提高印制电路板的信号传输质量;避免使用昂贵的控深钻,节省成本。
参见图2至图3k,本实用新型印制电路板的制备方法第二实施例包括:
S210、在原料板110的上、下导电层112上第一过孔114的对应位置进行蚀刻;
如图3a所示,原料板110包括第一绝缘层111及设于第一绝缘层两表面的上、下导电层112。在原料板110上预设需要钻第一过孔114的位置,并在此位置对上、下导电层112进行蚀刻,蚀刻后的原料板110如图3b所示。在本实施例中,可以通过图形转移或激光开窗的方法进行蚀刻。
在本实施例中,第一绝缘层111的厚度为2~240mil,例如2mil、20mil、100mil或240mil。
S220、在原料板110上形成第一过孔114;
在本实施例中,上、下导电层112的蚀刻位置可以起到对第一过孔114的标定作用。可以通过激光钻等方法形成第一过孔114,如图3c所示。在本实施例中,第一过孔114是截面为矩形的孔;在实际应用中,通过激光钻形成的第一过孔114可能是截面为倒梯形的孔,在此不作限制。
S231、在第一过孔114的内壁上镀第一导电层121;
在本实施例中,第一导电层121可以通过闪镀铜的方法形成,第一导电层的厚度可以为10±1μm。其中,第一导电层121的上、下侧边与上、下导电层112的表面对齐,如图3d所示。在其他实施例中,第一导电层121也可以为其他导电金属,例如银、铝等。由于钻孔造成第一过孔114的内壁粗糙,不易电镀,通过在第一过孔114的内壁上镀第一导电层121,能够便于后续的导电材料填充步骤。
S232、在第一导电层121的内侧填充导电材料,以形成填充层122;
在本实施例中,第一导电层121形成的孔的内径为3~200mil,例如3mil、10mil、100mil或200mil。
S233、在填充层122的上、下端面镀第二导电层123;
在本实施例中,通过将铜浆塞孔的方法直接在第一导电层121的内侧形成填充层122,如图3e所示;然后通过POFV(Plated On Filled Via,孔上电镀)的方法在填充层122的上、下端面镀第二导电层123,以使得第二导电层123的外侧面与上、下导电层112的表面对齐,并减小后续钻孔工艺对填充层122的影响,第二导电层123的厚度可以为20±2μm,如图3f所示。上、下导电层112通过第一导电层121、填充层122和第二导电层123构成的第一导电部120实现电连接。在其他实施例中,也可以在第一导电层121内塞入其他液态导电金属以形成填充层122;也可以通过其他电镀方法形成第二导电层123。
S240、对上、下导电层112作内层图案化处理以形成第一芯板130;
在本实施例中,由于只包括一个第一芯板130,第一芯板130的下导电层112为最终形成的印制电路板的外层,第一芯板130的上导电层112为最终形成的印制电路板的内层,因此只需对第一芯板130的上导电层112作内层图案化处理,如图3g所示。
S251、将第一芯板130、第二绝缘层210以及第一基板310进行棕化处理和配板,如图3h所示;
S252、将第一芯板130、第二绝缘层210以及第一基板310层叠并压合,如图3i所示;S260、对第一芯板130作外层图案化处理,以形成印制电路板,如图3j所示。
在本实施例中,对第一芯板130作外层图案化处理后在第一芯板130上形成焊盘131,焊盘131位于导电部120的外周。印制电路板还可以包括多个焊盘131(图中仅示出一个),多个焊盘131之间的距离大于等于3mil,例如3mil、5mil、10mil或100mil。
之后再进行检查、阻焊、电测等工序,以形成成品的印制电路板,其过程与现有技术类似,在此不再赘述。
参见图3k,在其他实施例中,还可以在第一芯板130、第二绝缘层210以及第一基板310层叠并压合后,对应第一过孔114钻第一通孔140,第一通孔140的孔径小于第一过孔114的孔径,例如第一通孔140的孔径比第一过孔114的孔径小6±0.2mil,第一芯板130上的第一通孔140内壁导电化,使得第一芯板130的上、下导电层112经由第一通孔140形成电连接;第二绝缘层210及第一基板310上的第一通孔140内壁绝缘,以使得第一芯板130与第一基板310绝缘,从而形成没有残桩的背钻孔。其中,第一通孔140可用于插接电子元件。本实施例中,还可以在对第一芯板130作外层图案化处理后再钻第一通孔140,在此不作限制。
本实用新型实施例通过对原料板上的第一过孔作导电化处理以形成第一芯板,再将第一芯板、第二绝缘层和第一基板层叠压合,使得第一芯板的上、下导电层形成电连接,能够克服传统工艺中背钻留有残桩的问题,减小信号的损失,提高印制电路板的信号传输质量,尤其适用于制备高频高速的印制电路板;通过钻孔径小于第一过孔的第一通孔,使得第一芯板的上、下导电层经由第一通孔形成电连接,形成没有残桩的背钻孔,钻孔工艺易于实现,避免使用昂贵的控深钻,节省成本。
参见图4至图5h,本实用新型印制电路板的制备方法第三实施例包括:
S310、制备第一芯板410;
在本实施例中,包括多个第一芯板410,多个第一芯板又分为设置于最外层的第一芯板810和设置于内层的第一芯板410,其中,设置于最外层的第一芯板810与第二实施例中的第一芯板130相同,在此不再赘述;设置于内层的第一芯板410也与第二实施例中的第一芯板130类似,其不同之处在于,步骤S240中由于本实施例中设置于内层的第一芯板410的上、下导电层412都为最终形成的印制电路板的内层,因此需对构成第一芯板410的原料板的上、下导电层112都作内层图案化处理,以形成第一芯板410,如图5a所示。
S320、在第一芯板410上形成第三绝缘层510;
在本实施例中,第三绝缘层510可以为聚丙烯(PP,Polypropylene)制成,通过贴合的方式形成于第一芯板410上,如图5b所示。第三绝缘层510的厚度为1~80mil,例如1mil、5mil、50mil或80mil。
S331、在第三绝缘层510上形成第二过孔511;
其中,第二过孔511和第一芯板410中的第一过孔的位置相对应,例如,第二过孔511和第一过孔的轴线重合,且孔径相等,如图5c所示。在本实施例中,可以通过激光钻等方法形成第二过孔511。
S332、对第二过孔511作导电化处理以形成第二芯板520;
通过在第二过孔511内填充导电材料,以形成第二导电部512。在本实施例中,可以通过铜浆塞孔的方法直接在第二过孔511内形成第二导电部512,如图5d所示。
S341、对第一芯板410和810、第二芯板520、第四绝缘层610以及第二基板710进行棕化处理和配板,如图5e所示;
在本实施例中,第二基板710包括第一绝缘层及设于第一绝缘层至少一侧表面的导电层。
S342、将多个第一芯板410和810、第二芯板520、第四绝缘层610以及第二基板710层叠并压合,如图5f所示;
S350、对第一芯板810作外层图案化处理,以形成印制电路板,如图5g所示。
其中,步骤341至步骤350与第二实施例中的步骤S251至步骤S260类似,在此不再赘述。
参见图5h,在其他实施例中,还可以在第一芯板410和810、第二芯板520、第四绝缘层610以及第二基板710层叠并压合后,对应第一过孔和第二过孔511钻第二通孔420,第二通孔420的孔径小于第一过孔811和第二过孔511的孔径,如图5f所示,第一芯板410和810、第二芯板520上的第二通孔420内壁导电化,使得第一芯板410和810、第二芯板520经由第二通孔420形成电连接;第四绝缘层610及第二基板710上的第二通孔420内壁绝缘,以使得第一芯板410与第二基板710绝缘,从而形成没有残桩的背钻孔。其中,第二通孔420可用于插接电子元件。还可以在对第一芯板810作外层图案化处理后再钻第二通710,在此不作限制。
在其他实施例中,还可以是第一芯板810上不设有第一过孔811和导电部820,第一芯板810的上导电层通过设有第二导电部512的第二芯板520与上层的第一芯板410电连接,第一芯板810的下导电层无需与上层的第一芯板410电连接。
本实用新型实施例通过对原料板上的第一过孔作导电化处理以形成第一芯板,再将第一芯板、第二绝缘层和第二基板层叠压合,使得第一芯板的上、下导电层形成电连接,能够克服传统工艺中背钻留有残桩的问题,减小信号的损失,提高印制电路板的信号传输质量;通过钻孔径小于第一过孔和第二过孔的第二通孔,使得第一芯板和第二芯板的上、下导电层经由第二通孔形成电连接,形成没有残桩的背钻孔,钻孔工艺易于实现,避免使用昂贵的控深钻,节省成本。
参见图3a和图3j,本实用新型印制电路板第一实施例包括层叠设置的第一芯板130、第二绝缘层210和第一基板310,其中,第一芯板130由原料板110形成,原料板110包括第一绝缘层111及设于第一绝缘层111两表面的上、下导电层112;第一芯板130包括第一过孔114,第一过孔114内设有第一导电部120,以使得第一芯板130的上、下导电层112经由第一导电部120电连接。
具体的,第一芯板130包括第一过孔114,第一过孔114内设有第一导电部120。第一导电部120包括第一导电层121、填充层122和第二导电层123,其中,第一导电层121设置于第一过孔114的内壁上;填充层122设置于第一导电层121内侧;第二导电层123设置于填充层122的上、下端面,第一导电层131的两侧边、第二导电层123的外侧面分别与上、下导电层112的表面对齐。
在其他实施例中,印制电路板还可以包括对应第一过孔114的第一通孔140,第一通孔140的孔径小于第一过孔114的孔径,第一芯板130上的第一通孔140内壁导电化,第二绝缘层210和第一基板310上的第一通孔140内壁绝缘,以使得第一芯板130的上、下导电层112经由第一通孔140电连接,并且第一芯板130与第一基板310绝缘。
具体的,本实用新型实施例中印制电路板的制备过程参见上述印制电路板的制备方法第二实施例,在此不再赘述。
参见图5g,本实用新型印制电路板第二实施例包括多个第一芯板810(图中包括设置于内层的第一芯板410和设置于外层的第一芯板810,本实施例中以第一芯板810为例进行说明)、第二芯板520、第四绝缘层610和第二基板710,其中,第二芯板520与多个第一芯板810交替层叠设置,第四绝缘层610和第二基板710依次层叠设置于第一芯板810上,第二芯板520上设有对应第一过孔的第二过孔511,第二过孔511内设有第二导电部512,以使得第一芯板810、第二芯板520经由第一导电部和第二导电部512电连接。
具体的,本实用新型实施例中印制电路板的制备过程参见上述印制电路板的制备方法第三实施例,在此不再赘述。
本实用新型通过在第一芯板上设置第一过孔,并在第一过孔内设置第一导电部,使得第一芯板的上、下导电层形成电连接,能够克服传统工艺中背钻留有残桩的问题,减小信号的损失,提高印制电路板的信号传输质量;避免使用昂贵的控深钻,节省成本。
以上所述仅为本实用新型的实施方式,并非因此限制本实用新型的专利范围,凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本实用新型的专利保护范围内。
Claims (10)
1.一种印制电路板,其特征在于,所述印制电路板包括:
第一芯板,所述第一芯板由原料板形成,所述原料板包括第一绝缘层及设于所述第一绝缘层两表面的上、下导电层;
第二绝缘层,所述第二绝缘层层叠设置于所述第一芯板上;
第一基板,所述第一基板层叠设置于所述第二绝缘层上,所述第一芯板包括第一过孔,所述第一过孔内设有第一导电部,以使得所述第一芯板的所述上、下导电层经由所述第一导电部电连接。
2.根据权利要求1所述的印制电路板,其特征在于,所述印制电路板包括多个第一芯板,所述印制电路板还包括:
第二芯板,所述第二芯板与所述多个第一芯板交替层叠设置,所述第二芯板上设有对应所述第一过孔的第二过孔,所述第二过孔内设有第二导电部,以使得所述第一芯板、所述第二芯板经由所述第一导电部和所述第二导电部电连接;
第四绝缘层,所述第四绝缘层设置于所述第一芯板上;
第二基板,所述第二基板设置于所述第四绝缘层上。
3.根据权利要求1所述的印制电路板,其特征在于,所述导电部包括:
第一导电层,设置于所述第一过孔的内壁上;
填充层,设置于所述第一导电层内侧;
第二导电层,设置于所述填充层的上、下端面。
4.根据权利要求3所述的印制电路板,其特征在于,所述第一导电层的两侧边、所述第二导电层的外侧面分别与所述上、下导电层的表面对齐。
5.根据权利要求3所述的印制电路板,其特征在于,所述导电部为铜。
6.根据权利要求3所述的印制电路板,其特征在于,所述第一导电层的厚度为10±1μm,所述第二导电层的厚度为20±2μm。
7.根据权利要求1所述的印制电路板,其特征在于,所述印制电路板还包括对应所述第一过孔的第一通孔,所述第一通孔的孔径小于所述第一过孔的孔径,所述第一芯板上的所述第一通孔内壁导电化,所述第二绝缘层和所述第一基板上的所述第一通孔内壁绝缘,以使得所述第一芯板的所述上、下导电层经由所述第一通孔电连接,并且所述第一芯板与所述第一基板绝缘。
8.根据权利要求2所述的印制电路板,其特征在于,所述第二芯板包括第三绝缘层,所述第二过孔设置于所述第三绝缘层上。
9.根据权利要求8所述的印制电路板,其特征在于,所述第三绝缘层为聚丙烯。
10.根据权利要求2所述的印制电路板,其特征在于,所述印制电路板还包括对应所述第一过孔和所述第二过孔的第二通孔,所述第二通孔的孔径小于所述第一过孔和所述第二过孔的孔径,所述第一芯板、所述第二芯板上的第二通孔内壁导电化,使得第一芯板和第二芯板经由所述第二通孔形成电连接;所述第四绝缘层及第二基板上的第二通孔内壁绝缘,以使得所述第一芯板与所述第二基板绝缘。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920758146.0U CN210579553U (zh) | 2019-05-22 | 2019-05-22 | 一种印制电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920758146.0U CN210579553U (zh) | 2019-05-22 | 2019-05-22 | 一种印制电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210579553U true CN210579553U (zh) | 2020-05-19 |
Family
ID=70641222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920758146.0U Active CN210579553U (zh) | 2019-05-22 | 2019-05-22 | 一种印制电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210579553U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114040564A (zh) * | 2021-11-10 | 2022-02-11 | 珠海方正科技多层电路板有限公司 | 电路板的制备方法及电路板 |
-
2019
- 2019-05-22 CN CN201920758146.0U patent/CN210579553U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114040564A (zh) * | 2021-11-10 | 2022-02-11 | 珠海方正科技多层电路板有限公司 | 电路板的制备方法及电路板 |
CN114040564B (zh) * | 2021-11-10 | 2023-10-27 | 珠海方正科技多层电路板有限公司 | 电路板的制备方法及电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102742372B (zh) | 电路板及其制造方法 | |
CN102845141B (zh) | 电路板以及电路板的制造方法 | |
CN102918939B (zh) | 电路板及其制造方法 | |
US20070107934A1 (en) | Printed circuit board using paste bump and manufacturing method thereof | |
US20230154665A1 (en) | Inductor assembly and manufacturing method for inductor assembly | |
JPH05198946A (ja) | 多層プリント回路基板の製造方法 | |
TW201427509A (zh) | 具有內埋元件的電路板及其製作方法 | |
CN111988927A (zh) | 一种印制电路板及其制备方法 | |
CN102045964B (zh) | 线路板的制作方法 | |
CN210579553U (zh) | 一种印制电路板 | |
CN107529292A (zh) | 一种任意层互联pcb的制作方法 | |
TW201637522A (zh) | 具有輪廓化導電層的印刷電路板及其製造方法 | |
CN109195363B (zh) | 一种z向互连的pcb的制作方法及pcb | |
CN201717256U (zh) | 无源器件、无源器件埋入式电路板 | |
TWM622367U (zh) | 電子元件載板 | |
CN109803494A (zh) | 电路板及其制造方法 | |
CN112672545A (zh) | 一种多层电路板的制作方法 | |
CN114007345A (zh) | 线路板的制备方法 | |
KR100797669B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP3951648B2 (ja) | 積層型電子部品およびその製造方法 | |
CN216017269U (zh) | 低温共烧陶瓷电子器件的电路模体单元集成构造 | |
CN217825507U (zh) | 具有盲槽的pcb板及终端设备 | |
JP2001210952A (ja) | 配線基板及び配線基板の製造方法 | |
JP2024516223A (ja) | 多層配線基板の製造方法 | |
CN104254191A (zh) | 无芯层封装基板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |