CN210490799U

CN210490799U - 一种SoC内置振荡电路

Info

Publication number: CN210490799U
Application number: CN201921941044.9U
Authority: CN
Inventors: 张飞飞; 卢孟
Original assignee: Jiangsu Brmico Electronics Co ltd
Current assignee: Jiangsu Brmico Electronics Co ltd
Priority date: 2019-11-12
Filing date: 2019-11-12
Publication date: 2020-05-08
Anticipated expiration: 2029-11-12

Abstract

本实用新型公开了一种SoC内置振荡电路，属于芯片技术领域。针对现有电路中存在的内置振荡器信号质量差，不可以调节占空比，外置晶振灵活性较差且体积大的问题，本实用新型提供了一种SoC内置振荡电路，包括电阻分压模块、灌电流模块、拉电流模块、振荡控制模块和电容模块，以振荡控制模块接入的电压为基准电压，灌电流模块和拉电流模块的电路通过比较器比较，决定电路的灌电流和拉电流值，振荡控制模块根据接入电压通过逻辑运算产生振荡信号，振荡信号可调占空比，电容模块内置或外接，对电路其保护作用。本实用新型可以方便实现稳定准确的振荡器频率，准确的占空比控制，同时具有低抖动和高电源抑制的效果。

Description

一种SoC内置振荡电路

技术领域

本发明涉及芯片技术领域，更具体地说，涉及一种SOC内置振荡电路。

背景技术

随着设计与制作技术的发展，集成电路设计从晶体管的集成发展到逻辑门的集成，现在又发展到IP的集成，即SoC设计技术。SoC是System on Chip的缩写，SoC芯片是一种集成电路的芯片，可以有效地降低电子信息***产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式。

SoC的设计技术，是从“集成电路”级设计到“集成***”级设计转变的结果。其设计是从整个***性能出发，把器件紧密结合起来，并通过硬件和软件的协同设计，在单个芯片上完成整个***的功能。当然，在实际应用中，不是所有的***功能都能在一个芯片上实现的，有时需要多个芯片的使用。

在SoC设计中，经常需要使用多个时钟信号，一般芯片中有内置振荡器可以实现此功能，内置的振荡器是一般为内置RC(电容电阻)振荡，内置振荡器的振荡频率会随电压、温度和湿度等因素改变，有频率漂移大和受电压影响大等周期不稳定的问题，同时不可以调节振荡周期的占空比。实际应用中，多采用外置晶振来的产生时钟信号，外置晶振具有良好的频率稳定性和抖动，但外置晶振信号电平基本是固定的，需要对适合的输出电平进行选择，灵活性较差，且多为有源晶振，体积较大。

发明内容

1.要解决的技术问题

针对现有电路中存在的内置振荡器信号质量差，不可以调节占空比，外置晶振灵活性较差且体积大的问题，本发明提供了一种SoC内置振荡电路，可以方便实现稳定准确的振荡器频率，准确的占空比控制，同时具有低抖动和高电源抑制的效果。

2.技术方案

本实用新型的目的通过以下技术方案实现。

一种SoC内置振荡电路，包括电阻分压模块、灌电流模块、拉电流模块、振荡控制模块和电容模块，振荡控制模块与电阻分压模块，灌电流模块、拉电流模块和电容模块均连接，电阻分压模块通过分压电阻对电源电压分压，分压后电压分别接入振荡控制模块、灌电流模块和拉电流模块，振荡电路模块根据输入的分压电压产生振荡信号，拉电流模块对振荡电路模块拉电流，灌电流模块对振荡电路模块灌电流，振荡信号的占空比由拉电流模块和灌电流模块确定。

更进一步的，电阻分压模块包括n+2个相同阻值的电阻串联组成，即电阻Rn的一端连接R_n-1，电阻Rn的一端连接R_n+1；第一个电阻R0的一端连接地电位，第n+2个电阻R_n+1的一端连接电源VDD，n为大于0的自然数。

更进一步的，振荡控制模块包括比较模块、逻辑运算模块和开关模块，比较模块连接电阻分压模块的输出分压，对接入电压进行比较，根据接入电压的不同控制逻辑运算模块进行逻辑运算，开关模块根据逻辑运算模块的运算结果选择打开MOS管，产生振荡信号。

更进一步的，所述比较模块包括运算放大器AMP3和AMP4，运算放大器AMP3的输入端正极和运算放大器AMP4的输入端正极连接分压模块的分压输出，运算放大器AMP3和运算放大器AMP4的输出端均连接逻辑运算模块的输入端，电容模块包括电容C1，电容C1的一端与运算放大器AMP3的输入端负极和运算放大器AMP4的输入端负极均连接，电容C1 的另一端接地。

更进一步的，所述逻辑运算模块包括两输入与非门X1、X3和X4，反相器X5和X6以及两输入或门X2，比较模块的输出端分别连接与非门X1的输入端和或门X2的输入端；与非门X1的输出端和与非门X4的输出端共同连接与非门X3的输入端，或门X2的输出端和与非门X3的输出端共同连接与非门X4的输入端；与非门X3的输出端还连接反相器X5的输入端，与非门X4的输出端还连接反相器X6的输入端，反相器X5的输出端和反相器X6 的输出端连接开关模块。

更进一步的，所述开关模块包括PMOS管P2以及NMOS管N2，逻辑控制模块中反相器X5的输出端连接PMOS管P2的栅极；逻辑控制模块中反相器X6的输出端连接NMOS管 N2的栅极；PMOS管P2的源极连接灌电流模块，NMOS管N2的源极连接拉电流模块，PMOS 管P2和NMOS管N2的漏极共同连接输出端CLKOUT。

更进一步的，灌电流模块包括电阻RP、运算放大器AMP1和PMOS管P1，运算放大器AMP1的输入端正极连接电阻分压模块的分压输出端，运算放大器AMP1的输入端负极共同连接电阻RP的一端和PMOS管P1的源极，运算放大器AMP1的输出端连接PMOS管P1的栅极，PMOS管P1的漏极连接振荡控制模块中PMOS管P2的源极，电阻RP的另一端连接电源。

更进一步的，拉电流模块包括电阻RN、运算放大器AMP2、NMOS管N1，运算放大器AMP2的输入端负极连接电阻分压模块的分压输出端，运算放大器AMP2的输入端正极共同连接电阻RN的一端和NMOS管N1的源极，运算放大器AMP2的输出端连接NMOS管N1 的栅极，NMOS管N1的漏极连接振荡控制模块中NMOS管N2的源极，电阻RN的另一端连接地电位。

更进一步的，拉电流模块和灌电流模块通过运算放大器的比较以及MOS管的负反馈控制，产生与电源电压相关联的拉电流In和灌电流Ip。

更进一步的，所述振荡控制模块产生的振荡信号占空比由拉电流和灌电流决定，所述占空比

在本实用新型电路中，电压通过电阻分压模块可以得到n个电压值V(n)，这些分压值，提供给拉电流模块的V(a)，灌电流模块的V(b)，以及振荡控制模块的V(c)和V(d)，作为比较基准电压。

灌电流模块中电阻RP的分压与V(b)通过运算放大器AMP1进行比较，再通过PMOS管P1负反馈控制，使电压等于V(b)，这样电流

Rp为灌电流模块中电阻RP的阻值，VDD为电源电压，V(b)是电阻分压模块提供给灌电流模块的电压。因为V(b)与VDD成比例关系，灌电流模块得到一个与VDD相关的灌电流，电压V(b)决定灌电流值。

拉电流模块中电阻RN的分压与V(a)通过运算放大器AMP2进行比较，再通过NMOS管N1负反馈控制，使电压等于V(a)，这样电流

Rn为拉电流模块中点入RN的阻值，VDD为电源电压，V(a)是电阻分压模块提供给拉电流模块的电压。因为V(a)与VDD成比例关系，拉电流模块得到一个与VDD相关的拉电流，电压V(a)决定拉电流值。

振荡控制模块中V(d)决定CLKOUT的高电压值，V(c)决定CLKOUT的低电压值；当CLKOUT电压高于V(d)时，振荡控制模块通过逻辑运算，PMOS管P2断开，灌电流模块关闭，NMOS管N2导通，拉电流模块打开，CLKOUT电压降低；当CLKOUT电压低于V(c) 时，NMOS管N2断开，拉电流模块关闭，PMOS管P2导通，灌电流模块打开，CLKOUT 电压增大。CLKOUT电压在电压V(c)和V(d)的区间作三角波振荡。振荡的周期和占空比的公式如下：

其中，V(a)是电阻分压模块提供给拉电流模块的电压，V(b)是电阻分压模块提供给灌电流模块的电压，V(c)和V(d)是电阻分压模块提供给振荡控制模块的电压，Ip是PMOS管P2导通时电流，In是NMOS管N2导通时电流，C₁为电容模块C1的电容值。

3.有益效果

相比于现有技术，本发明的优点在于：

本专利提供一个简单易行的电路、方法，实现SoC内置的振荡器；本实用新型电路产生一个高精度、低抖动的振荡信号，并支持占空比的随意调整；适用于集成在SoC芯片中；电容模块的电容C1可内置电路内或外接，电路的连接方式更多样。

附图说明

图1是本实用新型的整体电路图；

图2是本实用新型电阻分压的电路图；

图3是本实用新型灌电流的电路图；

图4是本实用新型拉电流的电路图；

图5是本实用新型振荡控制的电路图。

具体实施方式

下面结合说明书附图和具体的实施例，对本发明作详细描述。

实施例1

如图1所示，一种SoC内置振荡电路包括电阻分压模块、灌电流模块、拉电流模块、振荡控制模块和电容模块，振荡控制模块与电阻分压模块，灌电流模块、拉电流模块和电容模块均连接，电阻分压模块通过分压电阻对电压分压，分压后电压分别接入振荡控制模块、灌电流模块和拉电流模块，以振荡控制模块接入的电压为基准电压，灌电流模块和拉电流模块的电路通过比较器比较，决定电路的灌电流和拉电流值，振荡控制模块根据接入电压通过逻辑运算产生振荡信号，振荡信号可调占空比，电容模块内置或外接，对电路其保护作用。

电阻分压模块如图2所示，包括n+2个相同阻值的电阻Rn串联组成，n为大于0的自然数，即电阻Rn的一端连接R_n-1，电阻Rn的一端连接R_n+1；第一个电阻R0的一端连接地电位，第n+2个电阻R_n+1的一端连接电源VDD。电阻的个数由电路的需求决定，电阻分压模块通过取电阻之间的值，得到基准电压V0到Vn，其中V(x)＝VDD*x/(n+1)，x为大于等于0的自然数，x代表第几个电阻的分压。电阻分压模块产生的分压输出决定了振荡电路的输出 CLKOUT的最高值和最低值，灌电流和拉电流的值，以及振荡电路的频率及占空比。

灌电流模块如图3所示，包括电阻RP、运算放大器AMP1和PMOS管P1，运算放大器AMP1的输入端正极连接电阻分压模块的分压输出端V(b)，运算放大器AMP1的输入端负极共同连接电阻RP的一端和PMOS管P1的源极，运算放大器AMP1的输出端连接PMOS管 P1的栅极，PMOS管P1的漏极连接振荡控制模块中PMOS管P2的源极，电阻RP的另一端连接电源。电压V(b)由外部控制电路从电阻分压模块选择分压输入，决定灌电流值。

拉电流模块如图4所示，包括电阻RN、运算放大器AMP2、NMOS管N1，运算放大器AMP2的输入端负极连接电阻分压模块的分压输出端V(a)，运算放大器AMP2的输入端正极共同连接电阻RN的一端和NMOS管N1的源极，运算放大器AMP2的输出端连接NMOS 管N1的栅极，NMOS管N1的漏极连接振荡控制模块中NMOS管N2的源极，电阻RN的另一端连接地电位。电压V(a)由外部控制电路从电阻分压模块选择分压输入，决定拉电流值。

振荡控制模块如图5所示，包括运算放大器AMP3和AMP4，两输入与非门X1、X3和X4，反相器X5和X6，两输入或门X2，PMOS管P2以及NMOS管N2。运算放大器AMP3 的输入端正极连接分压模块的分压输出V(d)，运算放大器AMP4的输入端正极连接分压模块的分压输出V(c)，运算放大器AMP3和运算放大器AMP4的输出端均连接与非门X1的输入端和或门X2的输入端；与非门X1的输出端和与非门X4的输出端共同连接与非门X3 的输入端，或门X2的输出端和与非门X3的输出端共同连接与非门X4的输入端；与非门X3 的输出端还连接反相器X5的输入端，反相器X5的输出端连接PMOS管P2的栅极；与非门 X4的输出端还连接反相器X6的输入端，反相器X6的输出端连接NMOS管N2的栅极；PMOS 管P2和NMOS管N2的的漏极共同连接输出端CLKOUT。反相器X5和X6的输出端为电路的振荡方波，且反相器X5和X6输出端波形相反。CLKOUT输出电路的振荡三角波，V(d) 决定CLKOUT输出的高电平，V(c)决定CLKOUT的低电平；当CLKOUT输出达到V(d)时，灌电流模块关闭，拉电流模块打开；当CLKOUT输出达到V(c)时，灌电流模块打开，拉电流模块关闭。

如图1所示，电容模块包括电容C1，电容C1的一端与运算放大器AMP3和AMP4的输入端负极均连接，电容C1的另一端接地，电容C1可内置芯片或外接。

电压通过电阻分压模块可以得到n个电压值V(n)，这些分压值，提供给拉电流模块的V(a)，灌电流模块的V(b)，以及振荡控制模块的V(c)和V(d)，作为比较基准电压。

振荡控制模块中V(d)决定CLKOUT的高电压值，V(c)决定CLKOUT的低电压值；当CLKOUT电压高于V(d)时，振荡控制模块通过逻辑运算，PMOS管P2断开，灌电流模块关闭，NMOS管N2导通，拉电流模块打开，CLKOUT电压降低；当CLKOUT电压低于V (c)时，NMOS管N2断开，拉电流模块关闭，PMOS管P2导通，灌电流模块打开，CLKOUT 电压增大。CLKOUT电压在电压V(c)和V(d)的区间作三角波振荡。振荡的周期和占空比的公式如下：

以上示意性地对本发明创造及其实施方式进行了描述，该描述没有限制性，在不背离本发明的精神或者基本特征的情况下，能够以其他的具体形式实现本发明。附图中所示的也只是本发明创造的实施方式之一，实际的结构并不局限于此，权利要求中的任何附图标记不应限制所涉及的权利要求。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。此外，“包括”一词不排除其他元件或步骤，在元件前的“一个”一词不排除包括“多个”该元件。产品权利要求中陈述的多个元件也可以由一个元件通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims

1.一种SoC内置振荡电路，其特征在于，包括电阻分压模块、灌电流模块、拉电流模块、振荡控制模块和电容模块，振荡控制模块与电阻分压模块，灌电流模块、拉电流模块和电容模块均连接，电阻分压模块通过分压电阻对电源电压分压，分压后电压分别接入振荡控制模块、灌电流模块和拉电流模块，振荡电路模块根据输入的分压电压产生振荡信号，拉电流模块对振荡电路模块拉电流，灌电流模块对振荡电路模块灌电流。

2.根据权利要求1所述的一种SoC内置振荡电路，其特征在于，电阻分压模块包括n+2个相同阻值的电阻串联组成，即电阻Rn的一端连接R_n-1，电阻Rn的一端连接R_n+1；第一个电阻R0的一端连接地电位，第n+2个电阻R_n+1的一端连接电源VDD，n为大于0的自然数。

3.根据权利要求1所述的一种SoC内置振荡电路，其特征在于，振荡控制模块包括比较模块、逻辑运算模块和开关模块，比较模块连接电阻分压模块的输出分压，对接入电压进行比较，根据接入电压的不同控制逻辑运算模块进行逻辑运算，开关模块根据逻辑运算模块的运算结果选择打开MOS管，产生振荡信号。

4.根据权利要求3所述的一种SoC内置振荡电路，其特征在于，所述比较模块包括运算放大器AMP3和AMP4，运算放大器AMP3的输入端正极和运算放大器AMP4的输入端正极连接分压模块的分压输出，运算放大器AMP3和运算放大器AMP4的输出端均连接逻辑运算模块的输入端，电容模块包括电容C1，电容C1的一端与运算放大器AMP3的输入端负极和运算放大器AMP4的输入端负极均连接，电容C1的另一端接地。

5.根据权利要求4所述的一种SoC内置振荡电路，其特征在于，所述逻辑运算模块包括两输入与非门X1、X3和X4，反相器X5和X6以及两输入或门X2，比较模块的输出端分别连接与非门X1的输入端和或门X2的输入端；与非门X1的输出端和与非门X4的输出端共同连接与非门X3的输入端，或门X2的输出端和与非门X3的输出端共同连接与非门X4的输入端；与非门X3的输出端还连接反相器X5的输入端，与非门X4的输出端还连接反相器X6的输入端，反相器X5的输出端和反相器X6的输出端连接开关模块。

6.根据权利要求5所述的一种SoC内置振荡电路，其特征在于，所述开关模块包括PMOS管P2以及NMOS管N2，逻辑控制模块中反相器X5的输出端连接PMOS管P2的栅极；逻辑控制模块中反相器X6的输出端连接NMOS管N2的栅极；PMOS管P2的源极连接灌电流模块，NMOS管N2的源极连接拉电流模块，PMOS管P2和NMOS管N2的漏极共同连接输出端CLKOUT。

7.根据权利要求1所述的一种SoC内置振荡电路，其特征在于，灌电流模块包括电阻RP、运算放大器AMP1和PMOS管P1，运算放大器AMP1的输入端正极连接电阻分压模块的分压输出端，运算放大器AMP1的输入端负极共同连接电阻RP的一端和PMOS管P1的源极，运算放大器AMP1的输出端连接PMOS管P1的栅极，PMOS管P1的漏极连接振荡控制模块中PMOS管P2的源极，电阻RP的另一端连接电源。

8.根据权利要求1所述的一种SoC内置振荡电路，其特征在于，拉电流模块包括电阻RN、运算放大器AMP2、NMOS管N1，运算放大器AMP2的输入端负极连接电阻分压模块的分压输出端，运算放大器AMP2的输入端正极共同连接电阻RN的一端和NMOS管N1的源极，运算放大器AMP2的输出端连接NMOS管N1的栅极，NMOS管N1的漏极连接振荡控制模块中NMOS管N2的源极，电阻RN的另一端连接地电位。

9.根据权利要求7或8所述的一种SoC内置振荡电路，其特征在于，拉电流模块和灌电流模块通过运算放大器的比较以及MOS管的负反馈控制，产生与电源电压相关联的拉电流In和灌电流Ip。

10.根据权利要求9所述的一种SoC内置振荡电路，其特征在于，所述振荡控制模块产生的振荡信号占空比由拉电流和灌电流决定，所述占空比