CN210296353U - 一种三维立体集成封装结构 - Google Patents

一种三维立体集成封装结构 Download PDF

Info

Publication number
CN210296353U
CN210296353U CN201921507743.2U CN201921507743U CN210296353U CN 210296353 U CN210296353 U CN 210296353U CN 201921507743 U CN201921507743 U CN 201921507743U CN 210296353 U CN210296353 U CN 210296353U
Authority
CN
China
Prior art keywords
wafer
dimensional integrated
substrate
layers
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921507743.2U
Other languages
English (en)
Inventor
王成迁
明雪飞
吉勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201921507743.2U priority Critical patent/CN210296353U/zh
Application granted granted Critical
Publication of CN210296353U publication Critical patent/CN210296353U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型公开一种三维立体集成封装结构，属于集成电路封装技术领域。所述三维立体集成封装结构包括基板和圆片，所述基板上形成有n层重布线，n≥1；所述n层重布线表面贴装有无源器件；所述圆片上电镀有不同高度的凸点，所述圆片通过凸点与所述基板焊接。通过晶圆上不同高度的凸点，解决了基体表面不在同一平面的三维立体封装难题，弥补了三维立体封装的局限性，增加了封装集成度。

Description

一种三维立体集成封装结构
技术领域
本实用新型涉及集成电路封装技术领域，特别涉及一种三维立体集成封装结构。
背景技术
近年来，随着生活水平和科技的不断进步，数字电子产品对小型化、高带宽和智能化的要求越来越高。为了满足这些需求，行业制造者们也在不断地寻求和创造各种新技术。目前比较常用提高产品性能的封装方式主要是三维堆叠技术，如台积电的CoWos、InFO和Intel的EMIB等。对于三维封装，要实现异构芯片的高速率、高带宽传输就离不开高密度凸点。目前，凸点主要分为两类：锡球凸点和铜柱凸点。相比于锡球凸点，铜柱凸点因为拥有更小直径和节距，其应用也越来越多，尤其是在HBM、CPU、DSP和FPGA等高密度I/O芯片之间的高密度互连。
常规的铜柱凸点晶圆级制备，其凸点尺寸(直径、高度)都是一致的。但是在实际生产中，有些三维立体封装由于基体表面高度不在同一平面，凸点尺寸一致的晶圆就无法满足这些三维立体封装的需要。
实用新型内容
本实用新型的目的在于提供一种三维立体集成封装结构，以解决目前凸点尺寸一致的晶圆无法满足三维立体封装的问题。
为解决上述技术问题，本实用新型提供了一种三维立体集成封装结构，包括：
基板，所述基板上形成有n层重布线，n≥1；所述n层重布线表面贴装有无源器件；
圆片，所述圆片上电镀有不同高度的凸点，所述圆片通过凸点与所述基板焊接。
可选的，所述圆片包括芯片和所述芯片中的若干个金属焊盘，每个金属焊盘上形成有n层重布线。
可选的，所述不同高度的凸点分别形成在所述金属焊盘上的n层重布线上。
可选的，所述凸点表面通过电镀形成有锡帽，所述锡帽的材质包括SnAg、SnPb和SnAgCu，其高度不低于0.1μm。
可选的，所述无源器件包括电容、电阻和电感。
可选的，所述圆片上不同高度的凸点通过以下方法制备而成：
提供形成有金属焊盘的芯片，在金属焊盘上进行n层重布线；
旋涂负性光刻胶并根据凸点直径大小在所述负性光刻胶上开口；
在开口中电镀制备高度最小的凸点；
喷涂或旋涂正性光刻胶，将未达到高度要求的凸点部分开口，在开口中电镀制备高度次小的凸点；重复该步骤直至所有凸点制备而成；
去掉正性光刻胶，在凸点表面电镀形成锡帽；
去掉所述负性光刻胶，并将种子层湿刻掉；
置于回流炉中，形成弧形锡帽；
对圆片划片形成凸点高度不一的封装体。
可选的，在金属焊盘上进行n层重布线的过程中溅射有种子层，所述种子层的材质为金属材料，厚度在0.01μm以上；
所述金属材料包括Ti、Cu和TiW的任一种或多种。
可选的，所述负性光刻胶和所述正性光刻胶的材质均为树脂型高分子材料或聚酰亚胺型高分子材料；所述负性光刻胶的厚度不小于待生长凸点的最高高度；所述正性光刻胶的厚度不小于0.1μm。
可选的，将种子层湿刻掉包括：
用PH范围为4-7的酸性刻蚀液将种子层湿刻掉。
可选的，所述回流炉中的回流温度不低于50℃。
在本实用新型提供的三维立体集成封装结构中，包括基板和圆片，所述基板上形成有n层重布线，n≥1；所述n层重布线表面贴装有无源器件；所述圆片上电镀有不同高度的凸点，所述圆片通过凸点与所述基板焊接。
通过晶圆上不同高度的凸点，解决了基体表面不在同一平面的三维立体封装难题，弥补了三维立体封装的局限性，增加了封装集成度。
附图说明
图1是本实用新型提供的三维立体集成封装结构示意图；
图2是圆片的不同区域分布有不同芯片的示意图；
图3是对应于MPW圆片中不同区域的芯片的示意图；
图4是进行n层重布线后示意图；
图5是旋涂负性光刻胶后示意图；
图6是第一次电镀后示意图；
图7是第一次涂布正性光刻胶示意图；
图8是第二次电镀示意图；
图9是第二次涂布正性光刻胶示意图；
图10是第三次电镀后示意图；
图11是第n次涂布正性光刻胶示意图；
图12是第n次电镀示意图；
图13是电镀锡帽示意图；
图14是去胶和种子层刻蚀后示意图；
图15是回流后示意图；
图16是在同一芯片生长不同高度凸点示意图。
具体实施方式
以下结合附图和具体实施例对本实用新型提出的一种三维立体集成封装结构作进一步详细说明。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
实施例一
本实用新型提供了一种三维立体集成封装结构，其结构如图1所示，包括基板201和圆片，所述基板201上形成有n层重布线202，n≥1；所述n层重布线202表面贴装有无源器件(包括无源器件203a、无源器件203b和无源器件203c)；所述圆片如图2所示，包括晶圆101，所述圆片中不同区域分布有不同芯片，不同区域中的芯片上电镀有不同高度的凸点107，所述圆片通过不同高度的凸点107与所述基板201焊接。
具体的，请继续参阅图1，所述圆片包括芯片102和所述芯片102中的若干个金属焊盘103，每个金属焊盘103上形成有n层重布线104，所述不同高度的凸点107分别形成在所述n层重布线104上。进一步的，所述凸点107表面通过电镀形成有锡帽(包括锡帽109a、锡帽109b、锡帽109c和锡帽109d)，所述锡帽的材质包括SnAg、SnPb和SnAgCu，其高度不低于0.1μm；更进一步的，所述无源器件包括电容、电阻和电感。由于无源器件尺寸各异，因此需要圆片中尺寸各异的凸点。请继续参阅图1，所述锡帽109c尺寸最大，用作封装结构中的电源连接端口，由于流过电流较大，所以这个锡帽和相应的凸点尺寸要制作的比较大，以满足电性连接需求。
其中，电镀有不同高度凸点的圆片的制作方法如下：
具体的，如图3所示，首先提供形成有金属焊盘103的芯片102，与图1不同区域相对应；在金属焊盘103上形成n层重布线104；在进行n层重布线的过程中溅射有种子层105，如图4；其中，n≥1，所述种子层105的材质为金属材料，厚度在0.01μm以上；所述金属材料包括Ti、Cu和TiW的任一种或多种。
如图5，旋涂负性光刻胶106，所述负性光刻胶106的材质为树脂型高分子材料或聚酰亚胺型高分子材料，其厚度不小于待生长凸点的最高高度；并在所述负性光刻胶106上形成开口110，所述开口110的大小根据待生长凸点的直径大小确定。
将芯片置于电镀槽中进行第一次电镀，在开口中电镀制备高度最小的凸点107a，如图6所示；
喷涂或旋涂正性光刻胶108a，所述正性光刻胶108a的材质为树脂型高分子材料或聚酰亚胺型高分子材料，其厚度不小于0.1μm。保留已达到高度要求的凸点部分的正性光刻胶108a，通过光刻技术将未达到高度要求的凸点部分开口，如图7所示；
置于电镀槽中进行第二次电镀，在开口中电镀制备高度次小的凸点107b，如图8所示；
喷涂或旋涂正性光刻胶108b，所述正性光刻胶108b的材质为树脂型高分子材料或聚酰亚胺型高分子材料，其厚度不小于0.1μm。保留已达到高度要求的凸点部分的正性光刻胶108b，通过光刻技术将未达到高度要求的凸点部分开口，如图9所示；
置于电镀槽中进行第三次电镀，在开口中电镀制备高度第三小的凸点107c，如图10所示；
重复上述步骤；
喷涂或旋涂正性光刻胶108n，所述正性光刻胶108n的材质为树脂型高分子材料或聚酰亚胺型高分子材料，其厚度不小于0.1μm。保留已达到高度要求的凸点部分的正性光刻胶108n，通过光刻技术将未达到高度要求的凸点部分开口，如图11所示；
置于电镀槽中进行第n次电镀，在开口中电镀制备高度最大的凸点107n，如图12所示；
如图13，去掉正性光刻胶，将芯片置于电镀槽中，在凸点表面电镀形成锡帽109；所述锡帽109的材质包括SnAg、SnPb和SnAgCu，其高度不低于0.1μm；
如图14所示，去掉所述负性光刻胶106，用PH范围为4-7的酸性刻蚀液将所述种子层105湿刻掉；
将芯片置于回流炉中，回流温度不低于50℃，形成弧形的锡帽109，如图15所示；
最后按照图15中虚线进行圆片划片，使其具有高度不一的凸点。
如图16所示，按照上述流程可以生长高度不一的凸点107，用以与基板焊接以制备如图1所示的三维立体集成封装。
上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (5)

1.一种三维立体集成封装结构，其特征在于，包括：
基板，所述基板上形成有n层重布线，n≥1；所述n层重布线表面贴装有无源器件；
圆片，所述圆片上电镀有不同高度的凸点，所述圆片通过凸点与所述基板焊接。
2.如权利要求1所述的三维立体集成封装结构，其特征在于，所述圆片包括芯片和所述芯片中的若干个金属焊盘，每个金属焊盘上形成有n层重布线。
3.如权利要求2所述的三维立体集成封装结构，其特征在于，所述不同高度的凸点分别形成在所述金属焊盘上的n层重布线上。
4.如权利要求1所述的三维立体集成封装结构，其特征在于，所述凸点表面通过电镀形成有锡帽，所述锡帽的材质包括SnAg、SnPb和SnAgCu，其高度不低于0.1μm。
5.如权利要求1所述的三维立体集成封装结构，其特征在于，所述无源器件包括电容、电阻和电感。
CN201921507743.2U 2019-09-11 2019-09-11 一种三维立体集成封装结构 Active CN210296353U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921507743.2U CN210296353U (zh) 2019-09-11 2019-09-11 一种三维立体集成封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921507743.2U CN210296353U (zh) 2019-09-11 2019-09-11 一种三维立体集成封装结构

Publications (1)

Publication Number Publication Date
CN210296353U true CN210296353U (zh) 2020-04-10

Family

ID=70064678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921507743.2U Active CN210296353U (zh) 2019-09-11 2019-09-11 一种三维立体集成封装结构

Country Status (1)

Country Link
CN (1) CN210296353U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600387A (zh) * 2019-09-11 2019-12-20 中国电子科技集团公司第五十八研究所 一种不同规格尺寸凸点的制备方法
CN112420534A (zh) * 2020-11-27 2021-02-26 上海易卜半导体有限公司 形成半导体封装件的方法及半导体封装件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600387A (zh) * 2019-09-11 2019-12-20 中国电子科技集团公司第五十八研究所 一种不同规格尺寸凸点的制备方法
CN112420534A (zh) * 2020-11-27 2021-02-26 上海易卜半导体有限公司 形成半导体封装件的方法及半导体封装件

Similar Documents

Publication Publication Date Title
US10629555B2 (en) Packaging devices and methods of manufacture thereof
US9941140B2 (en) Semiconductor devices and methods of manufacture thereof
TWI581345B (zh) 半導體裝置以及形成引線上接合互連用於鑲嵌半導體晶粒在扇出晶圓級晶片規模封裝中之方法
TWI536470B (zh) 半導體裝置及形成雙凸塊底層金屬結構以用於無鉛凸塊連接之方法
TWI508199B (zh) 半導體元件以及提供具有內部聚合物核心的ｚ互連傳導柱的方法
TWI508200B (zh) 半導體元件以及在無焊料遮罩的回焊期間的導電凸塊材料的自我封閉之方法
US9875988B2 (en) Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars
JP6013705B2 (ja) 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
KR101478875B1 (ko) 반도체 다이를 패키징하는 패키지 온 패키지 장치 및 방법
US9111949B2 (en) Methods and apparatus of wafer level package for heterogeneous integration technology
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
JP5952523B2 (ja) 半導体素子およびフリップチップ相互接続構造を形成する方法
CN103489844B (zh) 封装半导体器件的方法和装置
JP2012119648A (ja) フリップチップ半導体ダイのパッドレイアウトを形成する半導体素子および方法
TWI750459B (zh) 半導體裝置和形成對於屏蔽層具有增強接觸之導電通孔的方法
CN210296353U (zh) 一种三维立体集成封装结构
WO2020238914A1 (zh) 一种高密度线路嵌入转移的扇出型封装结构及其制作方法
US20130015569A1 (en) Semiconductor Device and Method of Forming Substrate With Seated Plane for Mating With Bumped Semiconductor Die
TW202111899A (zh) 半導體裝置和製造其之方法
CN110600387A (zh) 一种不同规格尺寸凸点的制备方法
US8895430B2 (en) Method of making a semiconductor device comprising a land grid array flip chip bump system with short bumps
TWI518810B (zh) 半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法
CN116884862B (zh) 一种基于3d打印的凸点制作方法及芯片封装结构
US20240203921A1 (en) Semiconductor substrate structure, semiconductor structure and manufacturing method thereof
TW201133656A (en) Semiconductor device and method of forming WLCSP using wafer sections containing multiple die

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant