CN210041829U - 射频前端装置及射频通信装置 - Google Patents
射频前端装置及射频通信装置 Download PDFInfo
- Publication number
- CN210041829U CN210041829U CN201920747726.XU CN201920747726U CN210041829U CN 210041829 U CN210041829 U CN 210041829U CN 201920747726 U CN201920747726 U CN 201920747726U CN 210041829 U CN210041829 U CN 210041829U
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- radio frequency
- output end
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transmitters (AREA)
- Amplifiers (AREA)
Abstract
本实用新型公开了一种射频前端装置及射频通信装置。其中,射频前端装置包括:功率放大器,功率放大器被配置为在功率放大器处于开启状态下,对接收到的射频信号进行放大,并输出放大后的射频信号;射频开关,射频开关连接在功率放大器的输出放大后的射频信号的输出端与射频前端装置的发射端之间;控制电路,控制电路被设置为根据原始控制信号产生用于控制功率放大器的开关状态的第一控制信号和用于控制射频开关的通断状态的第二控制信号,其中,第一控制信号的第一开启信号的到来时刻滞后于第二控制信号的与第一开启信号相邻的第二开启信号的到来时刻,第一开启信号的结束时刻提前于第二开启信号的结束时刻。
Description
技术领域
本实用新型涉及电路设计技术领域,尤其涉及一种射频前端装置和一种射频通信装置。
背景技术
射频前端装置是无线通信***中必不可少的组成部分,负责射频信号RF_IN的发送和接收。
如图1所示的现有的射频前端装置,射频前端装置在工作时,通过一个控制信号en中的开启信号控制射频前端装置中功率放大器PA和射频开关SW同时开启,以及通过该一个控制信号en中的关闭信号控制射频前端装置中功率放大器PA和射频开关SW同时关闭。在上述的开启信号控制射频前端装置中功率放大器PA和射频开关SW同时开启时,功率放大器PA对输入至射频前端装置中的射频信号RF_IN进行功率放大,并将功率放大后的射频信号RF_IN输入至射频开关SW中,由射频开关SW进行发送。
但是,一方面,由于功率放大器PA从接收到上述开启信号的时刻到开启的时长,与射频开关SW从接收到上述开启信号时刻到开启的时长不相同,这使得现有的射频前端装置中存在功率放大器PA已经开启,但射频开关SW仍未开启的情况发生,另一方面,由于功率放大器PA从接收到上述关闭信号的时刻到关闭的时长,与射频开关SW从接收到上述关闭信号的时刻到关闭的时长也不相同,这使得现有的射频前端装置中还存在射频开关SW已经关闭,但功率放大器PA仍未关闭的情况发生。而这两种情况都会导致功率放大器PA的输出功率与射频开关SW通路上的负载阻抗不匹配,进而导致功率放大器PA和/或射频开关SW被损坏。
实用新型内容
本实用新型的目的在于提供一种新的射频前端装置。
根据本实用新型的第一方面,提供一种射频前端装置,包括:
功率放大器,所述功率放大器被配置为在所述功率放大器处于开启状态下,对接收到的射频信号进行放大,并输出放大后的射频信号;
射频开关,所述射频开关连接在所述功率放大器的输出所述放大后的射频信号的输出端与所述射频前端装置的发射端之间;
控制电路,所述控制电路被设置为根据原始控制信号产生用于控制所述功率放大器的开关状态的第一控制信号和用于控制所述射频开关的通断状态的第二控制信号,其中,所述第一控制信号的第一开启信号的到来时刻滞后于所述第二控制信号的与所述第一开启信号相邻的第二开启信号的到来时刻,所述第一开启信号的结束时刻提前于所述第二开启信号的结束时刻。
可选的,所述控制电路包括:
非交叠时钟信号产生电路,所述非交叠时钟信号产生电路的输入端被设置为接收所述原始控制信号,所述非交叠时钟信号被设置为基于所述原始控制信号产生两相非交叠时钟信号,分别为第一时钟信号和第二时钟信号;
所述控制电路还被设置为根据所述第一时钟信号生成所述第一控制信号,及根据所述第二时钟信号生成所述第二控制信号。
可选的,所述非交叠时钟信号产生电路包括:第一反相器、第二反相器、第一或非门电路、第二或非门电路、第一延迟电路及第二延迟电路;其中:
所述第一反相器的输入端作为所述非交叠时钟信号产生电路的输入端,所述第一反相器的输出端与所述第一或非门电路的第一输入端连接;
所述第一或非门电路的第二输入端与所述第二延迟电路的输出端连接,所述第一或非门电路的输出端与第一延迟电路的输入端连接;
所述第一延迟电路的输出端作为所述非交叠时钟信号产生电路输出所述第一时钟信号的输出端;
所述第二或非门电路的第一输入端与所述第一反相器的输入端连接,所述第二或非门电路的第二输入端与所述第一延迟电路的输出端连接,所述第二或非门电路的输出端与所述第二延迟电路的输入端连接;
所述第二延迟电路的输出端与所述第二反相器的输入端连接;
所述第二反相器的输出端作为所述非交叠时钟信号产生电路输出所述第二时钟信号的输出端。
可选的,所述射频前端装置还包括:
第一检测电路,所述第一检测电路被设置为检测所述射频开关的通断状态,并输出反映所述射频开关通断状态的第一反馈信号;
所述控制电路还包括第一控制电路,所述第一控制电路被设置为根据所述第一时钟信号和所述第一反馈信号生成所述第一控制信号。
可选的,所述第一检测电路包括第一电压比较器,
所述第一电压比较器的输入端与所述射频开关的实际工作电压引出端连接,所述第一电压比较器的输出端作为所述第一检测电路第一反馈信号的输出端。
可选的,所述第一控制电路包括:
与逻辑电路,所述与逻辑电路的第一输入端与所述非相叠时钟信号的输出所述第一时钟信号的输出端连接,所述与逻辑电路的第二输入端与所述第一检测电路输出所述第一反馈信号的输出端连接,所述与逻辑电路的输出端作为所述第一控制电路输出所述第一控制信号的输出端。
可选的,所述射频前端装置还包括:
第二检测电路,所述第二检测电路被设置为检测所述功率放大器的开关状态,并输出反映所述功率放大器的开关状态的第二反馈信号;
所述控制电路还包括第二控制电路,所述第二控制电路被设置为根据所述第二时钟信号和所述第二反馈信号生成所述第二控制信号。
可选的,所述第二检测电压包括第二电压比较器,
所述第二电压比较器的输入端与所述功率放大器的实际工作电压引出端连接,所述第二电压比较器的输出端作为所述第二检测电路第二反馈信号的输出端。
可选的,所述第二控制电路还包括:
第三反相器,所述第三反相器的输入端与所述第二检测电路输出所述第二反馈信号的输出端连接,所述第三反相器的输出端与或逻辑电路的第一输入端连接;
所述或逻辑电路,所述或逻辑电路的第二输入端与所述非相叠时钟信号产生电路的输出所述第二时钟信号的输出端连接,所述或逻辑电路的输出端作为所述第二控制电路输出所述第二控制信号的输出端。
根据本实用新型的第二方面,提供一种射频通信装置,包括如第一方面所述的射频前端装置。
本实用新型实施例提供的射频前端装置中,控制电路可以通过原始控制信号生成用于控制功率放大器的开关状态的第一控制信号和用于控制射频开关的通断状态的第二控制信号,且第一控制信号的第一开启信号的到来时刻滞后于第二控制信号的与第一开启信号相邻的第二开启信号的到来时刻,第一开启信号的结束时刻提前于第二开启信号的结束时刻。这使得本实用新型实施例提供的射频前端装置可以实现在射频开关导通后,功率放大器才处于开启状态,在射频开关断开时,功率放大器已经关闭。这避免了功率放大器的输出功率与射频开关通路上的负载阻抗不匹配的问题发生,进而使得功率放大器和/或射频开关不被损坏。
通过以下参照附图对本实用新型的示例性实施例的详细描述,本实用新型的其它特征及其优点将会变得清楚。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍。应当理解,以下附图仅示出了本实用新型的某些实施例,因此不应被看作是对范围的限定。对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1是一种现有的射频前端装置的结构示意图;
图2是本实用新型实施例提供的一种射频前端装置的结构示意图一;
图3是本实用新型实施例提供的一种不同信号的示意图;
图4是本实用新型实施例提供的一种射频前端装置的结构示意图二;
图5是本实用新型实施例提供的一种射频开关的结构示意图;
图6是本实用新型实施例提供的一种射频前端装置的结构示意图三;
图7是本实用新型实施例提供的一种功率放大器的结构是示意图;
图8是本实用新型实施例提供的一种射频前端装置的结构示意图四。
具体实施方式
现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本实用新型及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
<射频前端装置>
参见图2所示,说明本实用新型实施例提供的射频前端装置,该射频前端装置包括功率放大器PA、射频开关SW以及控制电路,其中:
功率放大器PA被配置为在功率放大器PA处于开启状态下,对接收到的射频信号RF_IN进行放大,并输出放大后的射频信号RF_OUT。
射频开关SW,射频开关SW连接在功率放大器PA的输出放大后的射频信号RF_IN的输出端与射频前端装置的发射端之间。
控制电路,控制电路被设置为根据原始控制信号EN产生用于控制功率放大器PA的开关状态的第一控制信号pa_ctrl和用于控制射频开关SW的通断状态的第二控制信号sw_ctrl,其中,第一控制信号pa_ctrl的第一开启信号的到来时刻滞后于第二控制信号sw_ctrl的与第一开启信号相邻的第二开启信号的到来时刻,第一开启信号的结束时刻提前于第二开启信号的结束时刻。
需要说明的是,第一控制信号pa_ctrl中包括至少一个第一关闭信号和至少第一开启信号。该第一开启信号用于控制功率放大器PA开启,该第一关闭信号用于控制功率放大器PA关闭。且第一开启信号的到来时刻对应第一关闭信号的结束时刻,第一开启信号的结束时刻对应第一关闭信号的到来时刻。
对应的,第二控制信号sw_ctrl中包括至少一个第二关闭信号和至少第二开启信号。该第二开启信号用于控制射频开关SW导通,该第二关闭信号用于控制射频开关SW断开。且第二开启信号的到来时刻对应第二关闭信号的结束时刻,第二开启信号的结束时刻对应第二关闭信号的到来时刻。
上述的与第一开启信号相邻的第二控制信号sw_ctrl指的是,在第一开启信号的开启时刻到来之前,在第二控制信号sw_ctrl中时序上与该时刻最接近的第二开启信号。
此外,原始控制信号中包括至少一个开启信号和至少一个关闭信号。其中,开启信号用于控制功率放大器PA和射频开关SW分别开启,关闭信号用于控制功率放大器PA和射频开关SW分别关闭。控制电路在根据原始控制信号生成第一控制信号pa_ctrl和第二控制信号sw_ctrl时,具体是根据原始控制信号中的开启信号,生成第一控制信号pa_ctrl中的第一开启信号和第二控制信号sw_ctrl中与第一开启信号相邻的第二开启信号,以及根据原始控制信号中的关闭信号生成第一控制信号pa_ctrl中的第一关闭信号和与第二控制信号sw_ctrl中的与第一关闭信号相邻的第二关闭信号。
在本实用新型实施例中,开启信号、第一开启信号、第二开启信号均通过高电平来表示,关闭信号,第一关闭信号、第二关闭信号均通过低电平来表示。
在一个实施例中,上述原始控制信号EN、第一控制信号pa_ctrl和第二控制信号sw_ctrl的时序图可如图3所示。其中,图3中的t1为原始控制信号从0变化为1时,第一开启信号的到来时刻和与第一开启信号相邻的第二开启信号的到来时刻之间的时间间隔。t2为原始信号从1变化为0时,第一开启信号的结束时刻和与第一开启信号相邻的第二开启信号的结束时刻之间的时间间隔。
在一个实施例中,控制电路包括非相叠时钟信号产生电路,该非相叠时钟信号产生电路的输入端被设置为接收原始控制信号,非相叠时钟信号被设置为基于原始控制信号产生两相非交叠时钟信号,该两相非交叠时钟信号分别为第一时钟信号和第二时钟信号。
在一个例子中,非交叠时钟信号产生电路包括第一反相器IV0、第二反相器IV1、第一或非门电路NOR0、第二或非门电路NOR1、第一延迟电路DL0及第二延迟电路DL1。
其中,第一反相器IV0的输入端作为非交叠时钟信号产生电路的输入端,第一反相器IV0的输出端与第一或非门电路NOR0的第一输入端连接。
第一或非门电路NOR0的第二输入端与第二延迟电路DL1的输出端连接;第一或非门电路NOR0的输出端与第一延迟电路DL0的输入端连接。
第一延迟电路DL0的输出端作为非交叠时钟信号产生电路输出第一时钟信号的输出端。
第二或非门电路NOR1的第一输入端与第一反相器IV0的输入端连接,第二或非门电路NOR1的第二输入端与第一延迟电路DL0的输出端连接,第二或非门电路NOR1的输出端与第二延迟电路DL1的输入端连接;
第二延迟电路DL1的输出端与第二反相器IV1的输入端连接;
第二反相器IV1的输出端作为非交叠时钟信号产生电路输出第二时钟信号的输出端。
需要说明的是,上述第一延迟电路DL0对应的延迟,与第二延迟电路DL1对应的延迟可以根据经验值进行设定。当然,第一延迟电路DL0对应的延迟还可以根据功率放大器PA对应的稳定打开和稳定关闭的时间确定。对应的,第二延迟电路DL1对应的延迟可以根据射频开关SW对应的稳定导通和稳定断开的时间确定。此外,第一延迟电路DL0对应的延迟与第二延迟电路DL1对应的延迟可以设计为相同的,与可以设计为不相同的。
进一步需要说明的是,非交叠时钟信号产生电路还可采用其他电路结构,对此,本实用新型并不做限定。
在该实施例的基础上,控制电路还被设置为根据第一时钟信号生成第一控制信号pa_ctrl,以及根据第二时钟信号生成第二控制信号sw_ctrl。
在一个例子中,控制电路在根据第一时钟信号生成第一控制信号pa_ctrl时,可以直接将第一时钟信号作为第一控制信号pa_ctrl。对应的,控制电路在根据第二时钟信号生成第二控制信号sw_ctrl时,可以直接将第二时钟信号作为第二控制信号sw_ctrl。在该例子中,本实用新型实施例提供的射频前端装置如图4所示。
在另一个例子中,控制电路在根据第一时钟信号生成第一控制信号pa_ctrl时,还可以是根据第一时钟信号和反映射频开关SW通断状态的第一反馈信号sw_on_fb生成第一控制信号pa_ctrl。在该例子中,在上述如图4所示实施例的基础上,本实用新型实施例提供的射频前端装置还包括第一检测电路和第一控制电路,其中:
第一检测电路被设置为检测射频开关SW的通断状态,并输出反映射频开关SW通断状态的第一反馈信号sw_on_fb。
第一控制电路被设置为根据第一时钟信号和第一反馈信号sw_on_fb生成第一控制信号pa_ctrl。
在一个实施例中,第一检测电路包括第一电压比较器COMP0。第一电压比较器COMP0的输入端与射频开关SW的实际工作电压引出端连接,第一电压比较器COMP0的输出端作为第一检测电路第一反馈信号sw_on_fb的输出端。
在一个例子中,射频开关SW的结构如图5所示,该射频开关SW中包括振荡器、驱动、电荷泵、串联晶体管M1~Mn、电阻Rg1~Rgn以及电阻Rb1~Rbn。其中,驱动中包括开关S2、开关S3、开关S4、开关S5,电荷泵中包括缓冲器buf、开关S0、开关S1、电容C0以及电容C1。电压源VDD向驱动提供电源电压,驱动输入端用于接收第二控制信号sw_ctrl。串联晶体管Mn的源极或漏极与功率放大器输出放大后的射频信号RF_OUT的输出端PA_OUT连接。串联晶体管M1的源极或漏极输出端与射频前端装置的发射端连接,用于输出放大后的射频信号RF_OUT。
在如图5所示的射频开关SW的基础上,电荷泵输出负偏置电压VNG的输出端作为射频开关SW的实际工作电压引出端上,第一电压比较器COMP0的输入端连接在该电荷泵输出负偏置电压VNG的输出端。当VNG小于预设的电压阈值时(射频开关SW处于导通状态时,负偏置电压VNG的最大值),射频开关SW处于导通状态。反之,射频开关SW处于断开状态。
在本实用新型中,射频开关SW处于导通状态时,第一检测电路输出高电平。对应的,射频开关SW处于断开状态时,第一检测电路输出低电平。
在该实施例中,第一反馈信号sw_on_fb、第一控制信号pa_ctrl、第二控制信号sw_ctrl如图3所示。其中,t3指的是射频开关SW在接收到第二控制信号sw_ctrl中的第二开启信号时,稳定开启的时间。此外,第一控制电路被设置为在第一反馈信号sw_on_fb中反映射频开关SW处于导通状态的时间段内,第一控制信号pa_ctrl可以为用高电平表示的第一开启信号,在第一反馈信号sw_on_fb中反映射频开关SW处于断开状态的时间段内,第一控制信号pa_ctrl为用低电平表示的第一关闭信号。这样还可实现:只有在射频开关SW导通的时间段内,第一控制电路输出的第一控制信号pa_ctrl才可以控制功率放大器PA处于开启状态,这提高了本实用新型实施例提供的射频前端装置的稳定性。
在一个实施例中,第一控制电路包括与逻辑电路,与逻辑电路的第一输入端与非相叠时钟信号的输出第一时钟信号的输出端连接,与逻辑电路的第二输入端与第一检测电路输出第一反馈信号sw_on_fb的输出端连接,与逻辑电路的输出端作为第一控制电路输出第一控制信号pa_ctrl的输出端。
在该实施例中,上述与逻辑电路可根据设定的时延要求进行设定。在一个例子中,如图6所示,与逻辑电路可以由与非门电路NAND和一个第四反相器IV3组成。具体的,与非门电路NAND的第一输入端作为与逻辑电路的第一输入端,与非门电路NAND的第二输入端作为与逻辑电路的第二输入端,与非门电路NAND的输出端与第四反相器IV3的输入端连接,第四反相器IV3的输出端作为与逻辑电路的输出端。
在一个例子中,与逻辑电路还可以通过一个与门电路实现。具体的,与门的第一输入端作为与逻辑电路的第一输入端,与门的第二输入端作为与逻辑电路的第二输入端,与门的输出端作为与逻辑电路的输出端。
在又一个例子中,控制电路在根据第二时钟信号生成第二控制信号sw_ctrl时,还可以是根据第二时钟信号和反映功率放大器PA开关状态的第二反馈信号pa_off_fb生成第二控制信号sw_ctrl。在一个例子中,本实用新型实施例提供的射频前端装置还包括第二检测电路和第二控制电路,其中:
第二检测电路被设置为检测功率放大器PA的开关状态,并输出反映功率放大器PA的开关状态的第二反馈信号pa_off_fb。
第二控制电路被设置为根据第二时钟信号和第二反馈信号pa_off_fb生成第二控制信号sw_ctrl。
在一个实施例中,第二检测电路包括第一电压比较器COMP1。第一电压比较器COMP1的输入端与功率放大器PA的实际工作电压引出端连接,第一电压比较器COMP1的输出端作为第二检测电路第二反馈信号pa_off_fb的输出端。
在一个例子中,功率放大器PA的如图7所示,该功率放大器PA包括:
晶体管Q0,电容C2,偏置电阻R0,电容C3,电感L0,偏置电路。其中偏置电路包括电压源V0,切换开关S6,电容C4、电阻R1。电容C2的一端用于接收射频信号RF_IN,一端连接在晶体管Q0的基极连接,切换开关S6的控制端用于接收第一控制信号pa_ctrl,电容C3的一端连接在晶体管Q0的集电极,电容C3的另一端作为功率放大器PA的输出端PA_OUT。电感L0的一端连接在C3的一端,电感L0的另一端连接在为功率放大器PA供电的电源VBATT的输出端。
在如图7所示的射频开关SW的基础上,切换开关S6的控制端作为功率放大器PA的实际工作电压引出端。第一电压比较器COMP1的输入端连接在该切换开关S6的控制端。在切换开关S6的控制端的电压低于预设的阈值时(功率放大器PA开启时,切换开关S6的控制端的电压的最小值),功率放大器PA处于关闭状态。反之,功率放大器PA处于开启状态。
在本实用新型中,功率放大器PA处于关闭状态时,第二检测电路输出高电平。对应的,功率放大器PA处于开启状态时,第二检测电路输出低电平。
在该实施例中,第一反馈信号sw_on_fb、第二反馈信号pa_off_fb、第一控制信号pa_ctrl、第二控制信号sw_ctrl如图3所示。其中,t4指的是功率放大器PA在接收到第一控制信号sw_ctrl中的第一关闭信号时,稳定关闭的时间。第二控制电路被设置为在第二反馈信号pa_off_fb中反映功率放大器PA处于关闭状态的时间段内,第二控制信号sw_ctrl可以为用低电平表示的第二关闭信号,在第二反馈信号pa_off_fb中反映功率放大器PA处于开启状态的时间段内,第二控制信号sw_ctrl为用高电平表示的第二开启信号。这样还可实现:只有在功率放大器PA开启的时间段内,第二控制电路输出的第二控制信号sw_ctrl才可以控制射频开关SW处于断开状态,这提高了本实用新型实施例提供的射频前端装置的稳定性。
在一个实施例中,第二控制电路包括第三反相器IV2和或逻辑电路。其中:
第三反相器IV2的输入端与第二检测电路输出第二反馈信号pa_off_fb的输出端连接,第三反相器IV2的输出端与或逻辑电路的第一输入端连接;
或逻辑电路,或逻辑电路的第二输入端与非相叠时钟信号产生电路的输出第二时钟信号的输出端连接,或逻辑电路的输出端作为第二控制电路输出第二控制信号sw_ctrl的输出端。
在该实施例中,上述或逻辑电路根据设定的时延要求进行设定。在一个例子中,如图8所示,或逻辑电路可以通过一个第三或非门电路NOR3和一个第五反相器IV3组成。具体的,第三或非门NOR的第一输入端作为或逻辑电路的第一输入端,第三或非门NOR的第二输入端作为或逻辑电路的第二输入端,第三或非门NOR的输出端与第五反相器的输入端连接,第五反相器的输出端作为或逻辑电路的输出端。
在一个例子中,或逻辑电路还可以通过一个或门来实现。具体的,或门的第一输入端作为或逻辑电路的第一输入端,或门的第二输入端作为或逻辑电路的第二输入端,或门的第三输入端作为或逻辑电路的输出端。
本实用新型实施例提供的射频前端装置中,控制电路可以通过原始控制信号生成用于控制功率放大器的开关状态的第一控制信号和用于控制射频开关的通断状态的第二控制信号,且第一控制信号的第一开启信号的到来时刻滞后于第二控制信号的与第一开启信号相邻的第二开启信号的到来时刻,第一开启信号的结束时刻提前于第二开启信号的结束时刻。这使得本实用新型实施例提供的射频前端装置可以实现在射频开关导通后,功率放大器才处于开启状态,在射频开关断开时,功率放大器已经关闭。这避免了功率放大器的输出功率与射频开关通路上的负载阻抗不匹配的问题发生,进而使得功率放大器和/或射频开关不被损坏。
<射频通信装置>
本实用新型实施例还提供了一种射频通信装置,该射频通信装置包括上述任一实施例提供的射频前端装置。
以上已经描述了本实用新型的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。本实用新型的范围由所附权利要求来限定。
Claims (10)
1.一种射频前端装置,其特征在于,包括:
功率放大器,所述功率放大器被配置为在所述功率放大器处于开启状态下,对接收到的射频信号进行放大,并输出放大后的射频信号;
射频开关,所述射频开关连接在所述功率放大器的输出所述放大后的射频信号的输出端与所述射频前端装置的发射端之间;
控制电路,所述控制电路被设置为根据原始控制信号产生用于控制所述功率放大器的开关状态的第一控制信号和用于控制所述射频开关的通断状态的第二控制信号,其中,所述第一控制信号的第一开启信号的到来时刻滞后于所述第二控制信号的与所述第一开启信号相邻的第二开启信号的到来时刻,所述第一开启信号的结束时刻提前于所述第二开启信号的结束时刻。
2.根据权利要求1所述的射频前端装置,其特征在于,所述控制电路包括:
非交叠时钟信号产生电路,所述非交叠时钟信号产生电路的输入端被设置为接收所述原始控制信号,所述非交叠时钟信号产生电路被设置为基于所述原始控制信号产生两相非交叠时钟信号,分别为第一时钟信号和第二时钟信号;
所述控制电路还被设置为根据所述第一时钟信号生成所述第一控制信号,及根据所述第二时钟信号生成所述第二控制信号。
3.根据权利要求2所述的射频前端装置,其特征在于,所述非交叠时钟信号产生电路包括:第一反相器、第二反相器、第一或非门电路、第二或非门电路、第一延迟电路及第二延迟电路;其中:
所述第一反相器的输入端作为所述非交叠时钟信号产生电路的输入端,所述第一反相器的输出端与所述第一或非门电路的第一输入端连接;
所述第一或非门电路的第二输入端与所述第二延迟电路的输出端连接,所述第一或非门电路的输出端与第一延迟电路的输入端连接;
所述第一延迟电路的输出端作为所述非交叠时钟信号产生电路输出所述第一时钟信号的输出端;
所述第二或非门电路的第一输入端与所述第一反相器的输入端连接,所述第二或非门电路的第二输入端与所述第一延迟电路的输出端连接,所述第二或非门电路的输出端与所述第二延迟电路的输入端连接;
所述第二延迟电路的输出端与所述第二反相器的输入端连接;
所述第二反相器的输出端作为所述非交叠时钟信号产生电路输出所述第二时钟信号的输出端。
4.根据权利要求2所述的射频前端装置,其特征在于,所述射频前端装置还包括:
第一检测电路,所述第一检测电路被设置为检测所述射频开关的通断状态,并输出反映所述射频开关通断状态的第一反馈信号;
所述控制电路还包括第一控制电路,所述第一控制电路被设置为根据所述第一时钟信号和所述第一反馈信号生成所述第一控制信号。
5.根据权利要求4所述的射频前端装置,其特征在于,所述第一检测电路包括第一电压比较器,
所述第一电压比较器的输入端与所述射频开关的实际工作电压引出端连接,所述第一电压比较器的输出端作为所述第一检测电路第一反馈信号的输出端。
6.根据权利要求4所述的射频前端装置,其特征在于,所述第一控制电路包括:
与逻辑电路,所述与逻辑电路的第一输入端与所述非交叠时钟信号产生电路的输出所述第一时钟信号的输出端连接,所述与逻辑电路的第二输入端与所述第一检测电路输出所述第一反馈信号的输出端连接,所述与逻辑电路的输出端作为所述第一控制电路输出所述第一控制信号的输出端。
7.根据权利要求2或4所述的射频前端装置,其特征在于,所述射频前端装置还包括:
第二检测电路,所述第二检测电路被设置为检测所述功率放大器的开关状态,并输出反映所述功率放大器的开关状态的第二反馈信号;
所述控制电路还包括第二控制电路,所述第二控制电路被设置为根据所述第二时钟信号和所述第二反馈信号生成所述第二控制信号。
8.根据权利要求7所述的射频前端装置,其特征在于,所述第二检测电压包括第二电压比较器,
所述第二电压比较器的输入端与所述功率放大器的实际工作电压引出端连接,所述第二电压比较器的输出端作为所述第二检测电路第二反馈信号的输出端。
9.根据权利要求7所述的射频前端装置,其特征在于,所述第二控制电路还包括:
第三反相器,所述第三反相器的输入端与所述第二检测电路输出所述第二反馈信号的输出端连接,所述第三反相器的输出端与或逻辑电路的第一输入端连接;
所述或逻辑电路,所述或逻辑电路的第二输入端与所述非交叠时钟信号产生电路的输出所述第二时钟信号的输出端连接,所述或逻辑电路的输出端作为所述第二控制电路输出所述第二控制信号的输出端。
10.一种射频通信装置,其特征在于,包括如权利要求1-9任一项所述的射频前端装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920747726.XU CN210041829U (zh) | 2019-05-22 | 2019-05-22 | 射频前端装置及射频通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920747726.XU CN210041829U (zh) | 2019-05-22 | 2019-05-22 | 射频前端装置及射频通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210041829U true CN210041829U (zh) | 2020-02-07 |
Family
ID=69367450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920747726.XU Active CN210041829U (zh) | 2019-05-22 | 2019-05-22 | 射频前端装置及射频通信装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210041829U (zh) |
-
2019
- 2019-05-22 CN CN201920747726.XU patent/CN210041829U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7372333B2 (en) | Monolithic supply-modulated RF power amplifier and DC-DC power converter IC | |
US8390339B2 (en) | Radio-frequency semiconductor switch | |
US9825616B2 (en) | Circuit for reducing slope magnitude during increasing and decreasing voltage transitions | |
US10931193B2 (en) | Voltage supply circuit and radio-frequency circuit module | |
US20100176783A1 (en) | Switching device drive circuit | |
US20130063984A1 (en) | Dead-time optimization of dc-dc converters | |
EP2426820B1 (en) | Circuit controlling HS-NMOS power switches with slew-rate limitation | |
WO2023078063A1 (zh) | 低压差线性稳压器电路及射频开关 | |
CN107534436B (zh) | 用于在集成电路中实施充电/放电开关的电路和方法 | |
US20160056813A1 (en) | Displacement current compensation circuit | |
EP3139496A1 (en) | Capacitor arrangement for oscillator | |
US6987418B2 (en) | Sound signal generating apparatus and method for reducing pop noise | |
US6822884B1 (en) | Pulse width modulated charge pump | |
JP5857898B2 (ja) | 電力増幅器 | |
TW201946387A (zh) | 具備能源回收之pin二極體驅動器 | |
US20180234016A1 (en) | Adaptive Control Method for Generating Non Overlapping Time in Output Devices | |
US6069509A (en) | Output stage with slewing control means | |
US20120133419A1 (en) | Trigger circuit and rectifier, in particular for a self-powered microsystem having a piezoelectric microgenerator | |
CN210041829U (zh) | 射频前端装置及射频通信装置 | |
US7292075B2 (en) | Rail-to-rail pad driver with load independent rise and fall times | |
EP2759899A1 (en) | Clean startup and power saving in pulsed enabling of LDO | |
US7728554B2 (en) | Impulse generator for outputting negative and positive impulses | |
US20040051587A1 (en) | Amplifying circuit with variable load drivability | |
US8294506B2 (en) | Driving system for switching power supply to reduce switch noise and switching loss | |
CN210745020U (zh) | 包络线跟踪电源及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |