CN209822106U - 一种基于fpga可编程器件的配置装置 - Google Patents
一种基于fpga可编程器件的配置装置 Download PDFInfo
- Publication number
- CN209822106U CN209822106U CN201920125529.4U CN201920125529U CN209822106U CN 209822106 U CN209822106 U CN 209822106U CN 201920125529 U CN201920125529 U CN 201920125529U CN 209822106 U CN209822106 U CN 209822106U
- Authority
- CN
- China
- Prior art keywords
- module
- configuration
- fpga
- main control
- programmable device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型提供了一种基于FPGA可编程器件的配置装置，包括依次相连的无线收发模块、主控制模块和待配置的FPGA模块，主控制模块为FPGA可编程器件，主控制模块包括依次相连的时钟产生模块，数据接收模块，随机存取存储器和配置模块，配置模块的输出端与待配置的FPGA模块的输入端相连；数据接收模块包括依次相连的触发器、位计数器、移位寄存器和字节计数器，字节计数器的输出端中的完成信号端口与配置模块的输入端相连，剩余端口与随机存取存储器的输入端相连。本实用新型中主控制模块为FPGA可编程器件，在对待配置的FPGA模块进行配置时，配置失败的概率较低、配置效率较高，同时便于使用和编辑。
Description
技术领域
本实用新型涉及基于FPGA的可编程器件技术领域，尤其涉及一种基于FPGA可编程器件的配置装置。
背景技术
数字***设计是高校电子信息类专业中一门培养学生对数字***设计、分析、测试和应用开发等综合能力的专业基础课程，该课程的实验教学环节对学生掌握***知识，提高实践能力与创新能力起到至关重要的作用。现有的数字电路云实验***的结构框图如图1所示，主要包括Web客户端、阿里云服务器和实验终端设备，在学生进行实验时，先在计算机上借助各种EDA工具完成实验项目的方案确定、***设计和仿真，然后再将设计好的程序通过网络下载到实验终端设备中，实验终端设备将实验结果通过阿里云服务器实时地返回到学生所使用的Web客户端上。该实验模式突破了时间和空间上的限制，极大的提高了设备的利用率，在上述数字电路云实验***中，其中的实验终端设备一般包括依次相连的无线收发模块、主控制器和FPGA实验板，主控制器通过无线收发模块收发信号，主控制器通过无线收发模块与阿里云服务器进行通信，Web客户端通过网络将配置文件发送到无线收发模块，而无线收发模块与主控制器端通过串口进行连接，再由主控制器将程序配置到FPGA实验板中，而主控制器所负责的配置功能对于整个数字电路云实验***来说是非常关键的，现有主控制器为实现配置功能一般采用的是单片机，但是利用该种类型的配置装置搭建的电路在对FPGA实验板进行配置时，会出现下载驱动困难、安装困难或失败的情况，主控制器的配置效率较低，整个数字电路云实验***的稳定性较差，不便于教学使用。
实用新型内容
本实用新型提供了一种基于FPGA可编程器件的配置装置，该配置装置的配置效率较高，整个数字电路云实验***的稳定性较好，便于教学使用。
本实用新型所采用的技术方案是：一种基于FPGA可编程器件的配置装置，其特征在于，包括依次相连的无线收发模块、主控制模块和待配置的FPGA模块，所述的主控制模块为FPGA可编程器件，所述的主控制模块包括依次相连的时钟产生模块，数据接收模块，随机存取存储器和配置模块，所述的配置模块的输出端与所述的待配置的FPGA模块的输入端相连；所述的数据接收模块包括依次相连的触发器、位计数器、移位寄存器和字节计数器，所述的字节计数器的输出端中的完成信号端口与所述的配置模块的输入端相连，剩余端口与所述的随机存取存储器的输入端相连。
采用以上技术方案后，本实用新型与现有技术相比具有以下优点：
本实用新型中主控制模块为FPGA可编程器件，该主控制模块可以接收无线收发模块发送来的配置文件并实时配置到待配置的FPGA模块，在对待配置的FPGA模块进行配置时，配置失败的概率较低、可靠性较高、配置效率较高，同时便于使用和编辑。
作为改进，所述的主控制模块为Cyclone II系列的FPGA可编程器件，并采用PS模式配置，便于配置。
作为改进，所述的主控制模块的容量为500K×8bit，有利于降低成本。
作为改进，所述的待配置的FPGA模块包括输出信号处理模块、时钟源模块、等精度频率计、多路脉冲信号源模块、DDS函数信号发生器和实验所用的DAC，结构简单，便于控制。
作为改进，所述的待配置的FPGA模块还包括其他实验资源模块，便于提高待配置的FPGA模块的通用性。
附图说明
图1为现有的数字电路云实验***的结构框图
图2为本实用新型整体结构框图
图3为主控制器结构框图
图4为数据接收模块结构框图
图5为配置模块工作状态示意图
具体实施方式
如图2至5所示，一种基于FPGA可编程器件的配置装置，包括依次相连的无线收发模块、主控制模块和待配置的FPGA模块，主控制模块为Cyclone II系列的FPGA可编程器件，并采用PS模式对待配置的FPGA模块进行配置，主控制模块的容量为500K×8bit，主控制模块包括依次相连的时钟产生模块，数据接收模块，随机存取存储器和配置模块，配置模块的输出端与待配置的FPGA模块的输入端相连，时钟产生模块用于生成串口收发的时钟，其分频系数应根据实际波特率来进行设定；随机存取存储器采用的是双口RAM；数据接收模块的输入端与无线收发模块相连，用于接收来自无线收发模块的串口数据。
数据接收模块包括依次相连的触发器、位计数器、移位寄存器和字节计数器，字节计数器的输出端中的完成信号端口done与配置模块的输入端相连，剩余端口与随机存取存储器双扣RAM的输入端相连，在触发器的前侧还设有与门，触发器上的使能端en与与门的输出端相连，触发器上还包括数据端D和时钟端clk，触发器的输出端Q与位计数器的使能端en相连，位计数器上也设有时钟端，位计数器的输出端与移位寄存器的使能端en相连，位移寄存器还包括数据端D和时钟端，移位寄存器的输出端与字节计数器的输入端相连，从时钟模块产生的时钟信号依次分别与触发器的时钟端、位技术器的时钟端和移位寄存器的时钟端相连，从无线收发模块的输出端分别与触发器的数据端、移位寄存器的数据端D相连，与门的一个输入端与移位寄存器的使能端相连。在数据接收模块中，触发器用于检测串口起始位置，当检测到起始位变开启位计数器进行计数，同时位计数器也会开启移位寄存器对接收的数据进行串行转并行的操作，当一个字节的所有bit都接收完毕之后由移位寄存器给出并行的数据data，写双扣RAM的时钟wrclk，并且作用到字节计数器使其将双口RAM的地址线wradd递增；当数据接收模块接收完了配置文件所有的数据之后，会生成一个done信号通知后级的配置模块开始对待配置的FPGA模块进行配置。双口RAM模块用来存储从数据接收模块中接收的配置文件数据，***采用先接收完毕后配置的方式，所以需要双口RAM来缓存接收到的配置文件数据。配置模块在FPGA可编程器件内部采用状态机的方式进行实现，状态机包含8种状态，依次为S0～S7，如图5所示：图中状态转移的条件表示为“XX/XX”，斜杠左边代表状态转换的条件，右边表示动作，整个配置装置在初始上电时处于S0状态，当前级的数据接收模块接收完毕时会生成done信号，由此信号触发配置模块内部状态机进入下一个状态S1，此时便开启配置过程，进入状态S1时应将配置信号nConfig拉低，并清空计数器cnt，同时失能信号start以关闭前级模块的数据接收功能，按照Intel FPGA的PS配置规范要求，开启配置时配置信号nConfig需要拉低一定时间，在状态机中时钟计数器溢出值N1表示；当拉低一段时间后，进行到S2状态，此时根据规范必须等待N2的时间，再进入S3状态；进入S3状态之后便是依次从双口RAM中取出数据并将数据按照低位到高位的方式传输到信号线上；在S3状态需要判断当前写入的字节总数是否小于M，若小于M则代表还未配置完所有的数据，便将RAM读地址递增并转到状态S4读出RAM中的数据，然后转到状态S5逐bit将数据传输到信号线上，状态S5和S6为依次将1字节的8bit按照低位优先的顺序传输到信号线上的操作；当完成所有bit的传输时返回到状态S3；最后在配置完毕所有数据字节时，按照规范要求必须延时一段时间以等待待配置的FPGA模块内部完成配置过程，在状态机中该等待时间指定为N3；当等待时间过后便完成了一个配置过程；然后回到S0状态重新开启start信号准备下一个配置文件的接收。
待配置的FPGA模块包括输出信号处理模块、时钟源模块、等精度频率计、多路脉冲信号源模块、DDS函数信号发生器、实验所用的DAC和其他实验资源模块。
本实用新型中的配置装置采用基于FPGA的可编程器件，克服了现有的配置装置采用单片机所带来的配置成功率低、稳定性差的弊端，能够有效提高配置装置的配置效率和稳定性，便于使用。
以上实施例仅用以说明本实用新型的技术方案，而非对其限制。尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解，其依然可以对前述的实施例所记载的技术方案进行修改，或者对其中各部分技术特征进行等同替换，而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型实施例技术方案的范围。
Claims (5)
1.一种基于FPGA可编程器件的配置装置，其特征在于，包括依次相连的无线收发模块、主控制模块和待配置的FPGA模块，所述的主控制模块为FPGA可编程器件，所述的主控制模块包括依次相连的时钟产生模块，数据接收模块，随机存取存储器和配置模块，所述的配置模块的输出端与所述的待配置的FPGA模块的输入端相连；所述的数据接收模块包括依次相连的触发器、位计数器、移位寄存器和字节计数器，所述的字节计数器的输出端中的完成信号端口与所述的配置模块的输入端相连，剩余端口与所述的随机存取存储器的输入端相连。
2.根据权利要求1所述的一种基于FPGA可编程器件的配置装置，其特征在于，所述的主控制模块为Cyclone II系列的FPGA可编程器件，并采用PS模式配置。
3.根据权利要求2所述的一种基于FPGA可编程器件的配置装置，其特征在于，所述的主控制模块的容量为500K×8bit。
4.根据权利要求1所述的一种基于FPGA可编程器件的配置装置，其特征在于，所述的待配置的FPGA模块包括输出信号处理模块、时钟源模块、等精度频率计、多路脉冲信号源模块、DDS函数信号发生器和实验所用的DAC。
5.根据权利要求4所述的一种基于FPGA可编程器件的配置装置，其特征在于，所述的待配置的FPGA模块还包括其他实验资源模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920125529.4U CN209822106U (zh) | 2019-01-25 | 2019-01-25 | 一种基于fpga可编程器件的配置装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920125529.4U CN209822106U (zh) | 2019-01-25 | 2019-01-25 | 一种基于fpga可编程器件的配置装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209822106U true CN209822106U (zh) | 2019-12-20 |
Family
ID=68871890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920125529.4U Expired - Fee Related CN209822106U (zh) | 2019-01-25 | 2019-01-25 | 一种基于fpga可编程器件的配置装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209822106U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111555914A (zh) * | 2020-04-24 | 2020-08-18 | 深圳国人无线通信有限公司 | 一种fpga远程配置方法 |
-
2019
- 2019-01-25 CN CN201920125529.4U patent/CN209822106U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111555914A (zh) * | 2020-04-24 | 2020-08-18 | 深圳国人无线通信有限公司 | 一种fpga远程配置方法 |
| CN111555914B (zh) * | 2020-04-24 | 2023-03-14 | 深圳国人无线通信有限公司 | 一种fpga远程配置方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104866452B (zh) | 基于fpga和tl16c554a的多串口扩展方法 | |
| CN102929836A (zh) | 一种航天专用asic芯片*** | |
| CN102147780B (zh) | 一种基于串行数据传输方式的链路接口电路 | |
| CN209822106U (zh) | 一种基于fpga可编程器件的配置装置 | |
| US4357658A (en) | System for the asynchronous transporting of data between active functional units | |
| CN202929519U (zh) | 一种多通道相位可调的信号发生器 | |
| CN108052473A (zh) | 串行通信装置 | |
| CN112579495B (zh) | Gpio控制器 | |
| CN117075571A (zh) | 测试方法及***、设备以及可读存储介质 | |
| WO2018130045A1 (zh) | 数据传输装置及方法、喷墨打印*** | |
| CN105353671B (zh) | 核电站仪控***的变量强制和释放装置及方法 | |
| CN117093529A (zh) | I2s总线协议验证*** | |
| CN104750648A (zh) | 基于双线总线的单向通讯控制装置及方法 | |
| CN102929828B (zh) | 同时支持标准和非标准i2c接口的数据传输方法及装置 | |
| CN201749462U (zh) | 一种可复用的串口 | |
| CN201918981U (zh) | 双相哈佛码总线信号编解码电路 | |
| CN210804414U (zh) | 一种通讯接口可复用的电路 | |
| CN102693200A (zh) | 一种基于cpld的spi通信端口 | |
| US4180865A (en) | Portable multiplex bus exerciser | |
| JPS6361533A (ja) | シリアルデ−タ転送装置 | |
| CN202904427U (zh) | 多功能模式的时钟树生成电路 | |
| CN204595845U (zh) | 一种基于双线总线的单向通讯控制装置 | |
| CN204650202U (zh) | 一种利用cpld实现端口扩展的单片机控制*** | |
| CN104079309A (zh) | 一种k波段车载接收机的通信装置及通信方法 | |
| CN110768879B (zh) | 通讯控制链路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191220 Termination date: 20220125 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |