CN209728674U - 异常掉电保护电路、供电设备和计算机设备 - Google Patents

Abstract

本申请提供了一种异常掉电保护电路、供电设备和计算机设备，采用本申请的方案，解决了相关技术中异常掉电后操作***启动失败的问题，在检测到供电电路异常掉电后，及时触发信号，发送低电平给操作***，在掉电到最低输入电压值前留出充足的时间，及时保护RTC模块，避免后续操作***启动失败。

Description

异常掉电保护电路、供电设备和计算机设备

技术领域

本申请涉及但不限于电路领域，具体而言，涉及一种异常掉电保护电路、供电设备和计算机设备。

背景技术

在相关技术中，基于X86平台的***具有严格的上电和下电时序要求，如果时序不满足，可能导致***无法开机，甚至中央处理器(Central Processing Unit，简称为CPU)内部固件的配置文件被破坏，需要复位CPU内部的实时时钟芯片(Real-Time Clock，简称为RTC)模块，清除配置后，才能保证下一次的正常开机。但不可避免地存在一些异常掉电场景，使得***无法进入正常的关机流程，比如可调电阻(Variable resistor，简称为VR)电源异常(过流、过压或芯片本体失效)，交流电源移除而没有直流电池，电池移除或者电量用完等等，目前针对异常掉电无法开机的问题，往往需要打开机箱，将给RTC模块的锂电池移出后再重新装入，以达到复位RTC模块的目的，或者增加自动复位电路，当检测到***无法正常开机时，断开RTC电池的供电通路或者拉低复位信号，但是这类清除RTC配置的方法不仅会清除启动配置，还会清除用户配置，导致用户配置信息丢失。

针对相关技术中异常掉电后操作***启动失败的问题，目前还没有有效的解决方案。

发明内容

本申请实施例提供了一种异常掉电保护电路、供电设备和计算机设备，以至少解决相关技术中异常掉电后操作***启动失败的问题。

根据本申请的一个实施例，提供了一种异常掉电保护电路，包括：监测子电路，连接至供电电路，南桥电源和CPU电源，用于在检测到所述供电电路的电压低于阈值时，发送触发信号至信号产生子电路，其中，所述阈值大于所述南桥电源或所述CPU电源的最低输入电压值，所述供电电路用于为所述南桥电源或所述CPU电源供电；信号产生子电路，连接至运行有操作***的设备，依据所述触发信号输出低电平给所述设备，用于保护所述设备的RTC模块。

根据本申请的另一个实施例，还提供了一种供电设备，包括：供电电路，连接至南桥电源和CPU电源，用于为所述南桥电源和CPU电源供电；所述南桥电源，连接至所述供电电路和异常掉电保护电路；所述中央处理器CPU电源，连接至所述供电电路和所述异常掉电保护电路；以及包括上述的异常掉电保护电路。

根据本申请的另一个实施例，还提供了一种计算机设备，包括：供电电路，连接至南桥电源和CPU电源，用于为所述南桥电源和CPU电源供电；所述南桥电源，连接至所述供电电路和异常掉电保护电路；所述中央处理器CPU电源，连接至所述供电电路和所述异常掉电保护电路；以及包括上述的异常掉电保护电路；中央处理器CPU，连接至所述异常掉电保护电路，用于运行所述操作***，以及依据所述低电平来保护所述CPU的RTC模块。

通过本申请，设计了一种异常掉电保护电路，该异常掉电保护电路包括监测子电路和信号产生子电路，其中，监测子电路连接至供电电路，南桥电源和CPU电源，用于在检测到所述供电电路的电压低于阈值时，发送触发信号至信号产生子电路，其中，所述阈值大于所述南桥电源或所述CPU电源的最低输入电压值；信号产生子电路，连接至运行有操作***的设备，依据所述触发信号输出低电平给所述设备，用于保护所述设备的RTC模块。采用上述方案，解决了相关技术中异常掉电后操作***启动失败的问题，在检测到供电电路异常掉电后，及时触发信号，发送低电平给操作***，在掉电到最低输入电压值前留出充足的时间，及时保护RTC模块，避免后续操作***启动失败。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1是根据本申请另一个实施例的异常保护电路的结构示意图；

图2是根据本申请实施例的异常掉电保护电路具体电路示意图；

图3是根据本申请另一个实施例的异常掉电保护电路示意图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本申请。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

实施例一

采用相关技术中的方案，存在以下问题：1、当遇到RTC模块配置信息破坏时，打开机箱插拔电池，会增加维护成本，且用户配置信息会丢失；2、增加额外的异常检测电路及RTC自动复位电路，虽然能避免拆机问题，但同样会导致用户配置信息丢失，增加设备的启动时间，设备可能进入启动开机的死循环，该方法只是一个规避手段，无法从根本上解决问题。

针对上述问题，本申请希望在不改变正常的上电和下电时序的基础上，通过本提案所提出的异常掉电保护电路，来保证非正常关机时CPU内部RTC模块不会受到影响，从而避免***不开机问题。

为了实现上述技术效果，本申请实施例提供了一种异常掉电保护电路，图1是根据本申请另一个实施例的异常保护电路的结构示意图，如图1所示，包括：

监测子电路，可以包括第一监测子电路11和第二监测子电路14两部分，监测子电路连接至供电电路20，南桥电源30和CPU电源40，用于在检测到所述供电电路20的电压低于阈值时，发送触发信号至信号产生子电路，其中，所述阈值大于所述南桥电源30或所述CPU电源40的最低输入电压值，所述供电电路20用于为所述南桥电源30或所述CPU电源40供电；

信号产生子电路，连接至运行有操作***的设备50，依据所述触发信号输出低电平给所述设备50，用于保护所述设备50的实时时钟芯片RTC模块。

该RTC模块位于南桥芯片内部。

通过本申请，设计了一种异常掉电保护电路，该异常掉电保护电路包括监测子电路和信号产生子电路，其中，监测子电路连接至供电电路，南桥电源和CPU电源，用于在检测到所述供电电路的电压低于阈值时，发送触发信号至信号产生子电路，其中，所述阈值大于所述南桥电源或所述CPU电源的最低输入电压值；信号产生子电路，连接至运行有操作***的设备，依据所述触发信号输出低电平给所述设备，用于保护所述设备的RTC模块。采用上述方案，解决了相关技术中异常掉电后操作***启动失败的问题，在检测到供电电路异常掉电后，及时触发信号，发送低电平给操作***，在掉电到最低输入电压值前留出充足的时间，及时保护RTC模块，避免后续操作***启动失败。

可选地，是CPU芯片内部电源通过隔离逻辑电路的方式来保护RTC模块。

可选地，所述监测子电路，包括第一监测子电路11，和第二监测子电路14；

所述信号产生子电路，包括RSM_RST信号产生子电路12，和PCH_PWROK信号产生子电路13；

其中，所述第一监测子电路11连接至所述RSM_RST信号产生子电路12，所述第二监测子电路14连接至PCH_PWROK信号产生子电路13。

可选地，所述第一监测子电路11，用于监测为所述南桥电源30供电的第一电压，并在所述第一电压低于第一阈值时，发送第一信号至RSM_RST信号产生子电路12，其中，所述第一阈值大于所述南桥电源30的最低输入电压值；所述RSM_RST信号产生子电路12，用于依据所述第一信号输出低电平给运行有操作***的设备。

图2是根据本申请实施例的异常掉电保护电路具体电路示意图，如图2所示，所述第一监测子电路11可以包括：电阻R9，二极管D2，电容C4，NMOS管M6；其中，所述电阻R9的第一端接地，电阻R9的第二端连接至所述二极管D2的正极；所述二极管D2的正极连接至所述NMOS管M6的G极，所述正极连接至所述电容C4的第一端，所述二极管D2的的负极连接至所述供电电路20，供电电压可以如图2所示的+12V；所述电容C4的第二端连接至所述NMOS管M6的S极，所述NMOS管M6的S极接地；所述NMOS管M6的D极连接至所述RSM_RST信号产生子电路12的NMOS管M4的S极。

如图2所示，所述RSM_RST信号产生子电路12可以包括：NMOS管M4，电阻R4，NMOS管M1，电阻R1；其中，NMOS管M4的S极连接至所述第一监测子电路11的NMOS管M6的D极，所述NMOS管M4的G极连接至所述南桥电源30，所述NMOS管M4的D极连接至电阻R4的第一端；所述电阻R4的第一端连接至所述NMOS管M1的G极，所述电阻R4的第二端连接至第三电压；所述NMOS管M1的S极接地，所述NMOS管M1的D极连接至电阻R1第一端和所述操作***平台；所述电阻R1的第二端连接至第四电压；其中，所述第三电压和所述第四电压均小于所述供电电路20的最大电压，且所述第三电压大于所述第四电压。第三电压可以是图2中示意的+5V，第四电压可以是图2中示意的+3.3V。

可选地，所述第二监测子电路14，用于监测为所述CPU电源40供电的第二电压，并在所述第二电压低于第二阈值时，发送第二信号至PCH_PWROK信号产生子电路13，其中，所述第二阈值大于所述CPU电源40的最低输入电压值；所述PCH_PWROK信号产生子电路13，用于依据所述第二信号输出低电平给运行有操作***的设备。

可选地，所述第二监测子电路14，包括：电阻R8，二极管D3，电容C3，NMOS管M5；其中，所述电阻R8的第一端接地，所述电阻R8的第二端连接至二极管D3的正极；所述二极管D3的正极连接至所述NMOS管M5的G极，所述正极连接至电容C3的第一端，所述二极管D3的负极连接至所述供电电路20，供电电压可以如图2所示的+12V；所述电容C3的第二端连接至所述NMOS管M5的S极，所述NMOS管M5的S极接地；所述NMOS管M5的D极连接至所述PCH_PWROK信号产生子电路13的NMOS管M2的S极。

可选地，所述PCH_PWROK信号产生子电路13，包括：NMOS管M2，电阻R2，NMOS管M3，电阻R3；其中，所述NMOS管M2的S极连接至所述第二监测子电路14的NMOS管M5的D极，所述NMOS管M2的G极连接至所述CPU电源40，所述NMOS管M2的D极连接至电阻R2的第一端；所述电阻R2的第一端连接至所述NMOS管M3的G极，所述电阻R2的第二端连接至第五电压；所述NMOS管M3的S极接地，所述NMOS管M3的D极连接至电阻R3第一端和所述操作***平台；所述电阻R3的第二端连接至第六电压；其中，所述第五电压和所述第六电压均小于所述供电电路20的最大电压，且所述第五电压大于所述第六电压。第五电压可以是图2中示意的+5V，第六电压可以是图2中示意的+3.3V。

可选地，所述操作***平台为x86***。

根据本申请的另一个实施例，还提供了一种供电设备，如图1所示，包括：

供电电路20，连接至南桥电源30和CPU电源40，用于为所述南桥电源30和CPU电源40供电；

所述南桥电源30，连接至所述供电电路20和异常掉电保护电路10；

所述中央处理器CPU电源40，连接至所述供电电路20和所述异常掉电保护电路10；

所述供电设备还包括上述实施例中记载的异常掉电保护电路10。

采用上述方案，解决了相关技术中异常掉电后操作***启动失败的问题，在检测到异常掉电后，及时触发信号，发送低电平给操作***，及时保护RTC模块，避免后续操作***启动失败。

可选地，所述供电电路20，包括：***待机电源电路21，用于为所述南桥电源30供电；***主电源电路21，用于为所述CPU电源40供电。

可选地，所述南桥电源30包括多个电源，记为南桥电源1至南桥电源N，和/或，所述CPU电源40包括多个核电源，记为核电源1至核电源N，N为整数。

根据本申请的另一个实施例，还提供了一种计算机设备，该计算机设备包括：

供电电路20，连接至南桥电源30和中央处理器CPU电源40，用于为所述南桥电源30和CPU电源40供电；

所述南桥电源30，连接至所述供电电路20和异常掉电保护电路10；

所述中央处理器CPU电源40，连接至所述供电电路20和所述异常掉电保护电路10；

还包括上述实施例中记载的异常掉电保护电路10；

还包括中央处理器CPU，连接至所述异常掉电保护电路10，用于运行所述操作***，以及依据所述低电平来保护所述CPU的RTC模块。

采用上述方案，解决了相关技术中异常掉电后操作***启动失败的问题，在检测到异常掉电后，及时触发信号，发送低电平给操作***，及时保护RTC模块，避免后续操作***启动失败。

下面结合本申请另一个实施例进行说明。

图3是根据本申请另一个实施例的异常掉电保护电路示意图，如图3所示，该异常掉电保护电路包括***待机电源电压监测模块(相当于上述实施例中的第一监测子电路11)、RSM_RST信号产生模块(相当于上述实施例中的RSM_RST信号产生子电路12)、***主电源电压监测模块(相当于上述实施例中的第二监测子电路14)和PCH_PWROK信号产生模块(相当于上述实施例中的PCH_PWROK信号产生子电路13)。***待机电源电压监测模块监测给南桥模块(相当于上述实施例中的南桥电源30)供电的***待机电源的电压值，当低于设定阈值后，发出控制信号给RSM_RST信号产生模块。RSM_RST信号产生模块的输入信号包括最后上电的南桥电源N输出的电源稳定指示信号和***待机电源电压监测模块输出的控制信号，其输出信号为RSMRST复位信号，与X86小***连接。***主电源电压监测模块监测给CPU模块(相当于上述实施例中的CPU电源40)供电的***主电源的电压值，当低于设定阈值后，发出控制信号给PCH_PWROK模块(相当于上述实施例中的PCH_PWROK信号产生子电路13)。PCH_PWROK信号产生模块的输入信号包括最后上电的核电源N输出的电源稳定指示信号和***主电源电压监测模块输出的控制信号，其输出信号为PCH_PWROK复位信号，与X86小***连接。

***正常开机的过程为：当供电模块(相当于上述实施例中的供电电路20)电源打开后，供电模块首先输出***待机电源(相当于上述实施例中的***待机电源电路21)，***待机电源按***X86平台时序要求从先到后依次转出南桥所需的各路电源1到电源N，最后上电的南桥电源N发出电源稳定指示信号给RSM_RST信号产生模块，同时***待机电源电压监测模块输出***待机电源状态信号给RSMRST信号产生模块，RSMRST信号在南桥电源N上电完成后输出高电平给X86小***，随后，X86小***输出控制信号给供电模块，使供电模块打开***主电源(相当于上述实施例中的***主电源电路22)，***主电源按***X86平台时序要求从先到后依次转出CPU所需的各路电源1到电源N，最后上电的CPU电源N发出电源稳定指示信号给PCH_PWROK信号产生模块，同时***主电源电压监测模块输出***主电源状态信号给PCH_PWROK信号产生模块，PCH_PWROK信号在CPU电源N上电完成后输出高电平给X86小***，X86小***进行后续的上电流程。

***异常掉电的保护过程为：当供电模块掉电后，***待机电源电压监测模块监测到电压跌落到设定阈值后，输出***待机电源状态信号给RSMRST信号产生模块，此时RSMRST信号产生模块输出低电平给X86小***，其中，电压跌落的设定阈值需大于南桥电源1-N转换模块的最低输入电压值，这样可以确保在南桥电源1跌落之前，将RSMRST信号拉低，

同时，***主电源电压监测模块监测到电压跌落到设定阈值后，输出***主电源状态信号给PCH_PWROK信号产生模块，此时PCH_PWROK信号产生模块输出低电平给X86小***，其中，电压跌落的设定阈值需大于核电源1-N转换模块的最低输入电压值，这样可以确保在核电源1跌落之前，将PCH_PWROK信号拉低，根据intel给出的异常掉电时序要求，当同时满足RSMRST早于南桥电源1-N拉低400ns以上，以及PCH_PWROK早于核电源1-N拉低400ns以上时，可以保证CPU内部的RTC模块在异常下电的过程中被有效隔离，从根本上解决配置信息改写而影响***正常开机问题。

如图2所示，***待机电源电压监测模块相当于上述实施例中的第一监测子电路11，主要由稳压二极管D2(齐纳电压典型值9V)、电阻R9、电容C4、NMOS管M6组成，其功能是监测给南桥模块供电的***待机电源+12V_STB的电压值，当***待机电源电压高于设定阈值9V，D2工作在稳压状态，M6的GS电压大于其开启电压，M6导通，STAT_12V_STB为低电平，当***待机电源电压低于设定阈值9V，D2断开，M6的GS电压为0，M6断开，STAT_12V_STB为高阻态。

RSM_RST信号产生模块相当于上述实施例中的RSM_RST信号产生子电路12，主要由NMOS管M4、电阻R4、NMOS管M1、电阻R1组成，该模块输入信号包括最后上电的南桥电源输出的电源稳定指示信号PG_1P0A(高电平为电源稳定，低电平为电源异常)和***待机电源电压监测模块输出的控制信号STAT_12V_STB，其输出信号为RSMRST复位信号，与X86小***连接，当STAT_12V_STB和PG_1P0A的状态组合为低低、低高、高低、高高时，对应输出信号RSMRST的状态分别为低、高、低、低，也就是说只有当***待机电源及南桥主电源均正常时，RSMRST信号才为高电平。

***主电源电压监测模块相当于上述实施例中的第二监测子电路14，主要由稳压二极管D3(齐纳电压典型值9V)、电阻R8、电容C3、NMOS管M5组成，其功能是监测给南桥模块供电的***主电源+12V的电压值，当***主电源电压高于设定阈值9V，D3工作在稳压状态，M5的GS电压大于其开启电压，M5导通，STAT_12V为低电平，当***主电源电压低于设定阈值9V，D3断开，M5的GS电压为0，M5断开，STAT_12V为高阻态。

PCH_PWROK信号产生模块相当于上述实施例中的PCH_PWROK信号产生子电路13，主要由NMOS管M2、电阻R2、NMOS管M3、电阻R3组成，该模块输入信号包括最后上电的CPU电源输出的电源稳定指示信号CPU_VR_READY(高电平为电源稳定，低电平为电源异常)和***主电源电压监测模块输出的控制信号STAT_12V，其输出信号为PCH_PWROK，与X86小***连接，当STAT_12V和CPU_VR_READY的状态组合为低低、低高、高低、高高时，对应输出信号PCH_PWROK的状态分别为低、高、低、低，也就是说只有当***主电源及CPU主电源均正常时，PCH_PWROK信号才为高电平。

其工作原理为：当供电模块电源打开后，供电模块首先输出***待机电源+12V_STB，***待机电源按***X86平台时序要求从先到后依次转出南桥所需的各路电源1到电源N，最后上电的南桥电源输出为高电平的电源稳定指示信号PG_V1P0A给RSMRST信号产生模块，同时***待机电源电压监测模块输出为高电平的***待机电源状态信号STAT_12V_STB给RSMRST信号产生模块，RSMRST输出高电平给X86小***，随后，X86小***输出控制信号给供电模块，使供电模块打开***主电源，***主电源按***X86平台时序要求从先到后依次转出CPU所需的各路电源1到电源N，最后上电的CPU电源N发出为高电平的电源稳定指示信号CPU_VR_READY给PCH_PWROK信号产生模块，同时***主电源电压监测模块输出为高电平的***主电源状态信号STAT_12V给PCH_PWROK信号产生模块，PCH_PWROK信号在CPU电源N上电完成后输出高电平给X86小***，X86小***进行后续的上电流程。

当供电模块掉电后，***待机电源电压监测模块监测到+12V_STB电压跌落到设定阈值9V后，输出为高阻态的***待机电源状态信号STAT_12V_STB给RSMRST信号产生模块，此时RSMRST信号产生模块输出低电平给X86小***，其中，电压跌落的设定阈值9V大于南桥电源1-N转换模块的最低输入电压值(通用DCDC的最小输入电压为4V)，这样可以确保在南桥电源1跌落之前，将RSMRST信号拉低，同时，***主电源电压监测模块监测到+12V电压跌落到设定阈值9V后，输出***主电源状态信号STAT_12V给PCH_PWROK信号产生模块，此时PCH_PWROK信号产生模块输出低电平给X86小***，其中，电压跌落的设定阈值9V大于核电源1-N转换模块的最低输入电压值(通用DCDC的最小输入电压为4V)，这样可以确保在核电源1跌落之前，将PCH_PWROK信号拉低，根据英特尔Intel给出的异常掉电时序要求，当同时满足RSMRST早于南桥电源1-N拉低400ns以上，以及PCH_PWROK早于核电源1-N拉低400ns以上时，可以保证CPU内部的RTC模块在异常下电的过程中被有效隔离，从根本上解决配置信息改写而影响***正常开机问题。

在相关技术中，Inter CPU内部芯片级设计规定了，在拉低特定控制信号之后，可以激活芯片内部RTC的隔离电路模块。

采用上述方案，在不改变正常的上电和下电时序的基础上，本申请所提出的异常掉电保护电路，通过控制下电瞬间电源域内的电源和相应控制信号的关系，来实现CPU内部RTC模块的安全隔离，以保证非正常关机时CPU内部RTC模块不会受到影响，从而从根本上避免***不开机问题。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本申请各个实施例所述的方法。

显然，本领域的技术人员应该明白，上述的本申请的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本申请不限制于任何特定的硬件和软件结合。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (13)

1.一种异常掉电保护电路，其特征在于，包括：

监测子电路，连接至供电电路，南桥电源和CPU电源，用于在检测到所述供电电路的电压低于阈值时，发送触发信号至信号产生子电路，其中，所述阈值大于所述南桥电源或所述CPU电源的最低输入电压值，所述供电电路用于为所述南桥电源或所述CPU电源供电；

信号产生子电路，连接至运行有操作***的设备，依据所述触发信号输出低电平给所述设备，用于保护所述设备的实时时钟芯片RTC模块。

2.根据权利要求1所述的电路，其特征在于，

所述监测子电路，包括第一监测子电路，和第二监测子电路；

所述信号产生子电路，包括RSM_RST信号产生子电路，和PCH_PWROK信号产生子电路；

其中，所述第一监测子电路连接至所述RSM_RST信号产生子电路，所述第二监测子电路连接至所述PCH_PWROK信号产生子电路。

3.根据权利要求2所述的电路，其特征在于，

所述第一监测子电路，用于监测为所述南桥电源供电的第一电压，并在所述第一电压低于第一阈值时，发送第一信号至RSM_RST信号产生子电路，其中，所述第一阈值大于所述南桥电源的最低输入电压值；

所述RSM_RST信号产生子电路，用于依据所述第一信号输出低电平给运行有操作***的设备。

4.根据权利要求3所述的电路，其特征在于，所述第一监测子电路，包括：

电阻R9，二极管D2，电容C4，NMOS管M6；

其中，所述电阻R9的第一端接地，电阻R9的第二端连接至所述二极管D2的正极；

所述二极管D2的正极连接至所述NMOS管M6的G极，所述正极连接至所述电容C4的第一端，所述二极管D2的的负极连接至所述供电电路；

所述电容C4的第二端连接至所述NMOS管M6的S极，所述NMOS管M6的S极接地；

所述NMOS管M6的D极连接至所述RSM_RST信号产生子电路的NMOS管M4的S极。

5.根据权利要求3所述的电路，其特征在于，所述RSM_RST信号产生子电路，包括：

NMOS管M4，电阻R4，NMOS管M1，电阻R1；

其中，NMOS管M4的S极连接至所述第一监测子电路的NMOS管M6的D极，所述NMOS管M4的G极连接至所述南桥电源，所述NMOS管M4的D极连接至电阻R4的第一端；

所述电阻R4的第一端连接至所述NMOS管M1的G极，所述电阻R4的第二端连接至第三电压；

所述NMOS管M1的S极接地，所述NMOS管M1的D极连接至电阻R1第一端和所述操作***平台；

所述电阻R1的第二端连接至第四电压；

其中，所述第三电压和所述第四电压均小于所述供电电路的最大电压，且所述第三电压大于所述第四电压。

6.根据权利要求2所述的电路，其特征在于，

所述第二监测子电路，用于监测为所述CPU电源供电的第二电压，并在所述第二电压低于第二阈值时，发送第二信号至PCH_PWROK信号产生子电路，其中，所述第二阈值大于所述CPU电源的最低输入电压值；

所述PCH_PWROK信号产生子电路，用于依据所述第二信号输出低电平给运行有操作***的设备。

7.根据权利要求6所述的电路，其特征在于，所述第二监测子电路，包括：

电阻R8，二极管D3，电容C3，NMOS管M5；

其中，所述电阻R8的第一端接地，所述电阻R8的第二端连接至二极管D3的正极；

所述二极管D3的正极连接至所述NMOS管M5的G极，所述正极连接至电容C3的第一端，所述二极管D3的负极连接至所述供电电路；

所述电容C3的第二端连接至所述NMOS管M5的S极，所述NMOS管M5的S极接地；

所述NMOS管M5的D极连接至所述PCH_PWROK信号产生子电路的NMOS管M2的S极。

8.根据权利要求6所述的电路，其特征在于，所述PCH_PWROK信号产生子电路，包括：

NMOS管M2，电阻R2，NMOS管M3，电阻R3；

其中，所述NMOS管M2的S极连接至所述第二监测子电路的NMOS管M5的D极，所述NMOS管M2的G极连接至所述CPU电源，所述NMOS管M2的D极连接至电阻R2的第一端；

所述电阻R2的第一端连接至所述NMOS管M3的G极，所述电阻R2的第二端连接至第五电压；

所述NMOS管M3的S极接地，所述NMOS管M3的D极连接至电阻R3第一端和所述操作***平台；

所述电阻R3的第二端连接至第六电压；

其中，所述第五电压和所述第六电压均小于所述供电电路的最大电压，且所述第五电压大于所述第六电压。

9.根据权利要求1所述的电路，其特征在于，所述操作***平台为x86***。

10.一种供电设备，其特征在于，包括：

供电电路，连接至南桥电源和中央处理器CPU电源，用于为所述南桥电源和所述CPU电源供电；

所述南桥电源，连接至所述供电电路和异常掉电保护电路；

所述中央处理器CPU电源，连接至所述供电电路和所述异常掉电保护电路；

以及根据权利要求1至9中任一项所述的异常掉电保护电路。

11.根据权利要求10所述的供电设备，其特征在于，所述供电电路，包括：

***待机电源电路，用于为所述南桥电源供电；

***主电源电路，用于为所述CPU电源供电。

12.根据权利要求10所述的供电设备，其特征在于，所述南桥电源包括多个电源，和/或，所述CPU电源包括多个核电源。

13.一种计算机设备，其特征在于，包括：

供电电路，连接至南桥电源和中央处理器CPU电源，用于为所述南桥电源和所述CPU电源供电；

所述南桥电源，连接至所述供电电路和异常掉电保护电路；

所述中央处理器CPU电源，连接至所述供电电路和所述异常掉电保护电路；

根据权利要求1至9中任一项所述的异常掉电保护电路；

中央处理器CPU，连接至所述异常掉电保护电路，用于运行所述操作***，以及依据所述低电平来保护所述CPU的RTC模块。