CN209658175U - 具有紧凑设计布局的图像传感器 - Google Patents
具有紧凑设计布局的图像传感器 Download PDFInfo
- Publication number
- CN209658175U CN209658175U CN201920458775.1U CN201920458775U CN209658175U CN 209658175 U CN209658175 U CN 209658175U CN 201920458775 U CN201920458775 U CN 201920458775U CN 209658175 U CN209658175 U CN 209658175U
- Authority
- CN
- China
- Prior art keywords
- transistor
- imaging sensor
- photodiode
- adjacent
- compact design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本实用新型提供一种具有紧凑设计布局的图像传感器,其包括位于半导体衬底上按行和列布局设置的像素阵列,所述像素阵列同一行中相邻两列的所述像素单元沿列方向中心线呈镜像对称设置。每个所述像素单元中光电二极管沿一方向布局设置,传输晶体管以一角度倾斜设置于所述光电二极管的角部;复位晶体管设置于所述光电二极管的边侧;源极跟随晶体管设置于所述光电二极管的且与所述复位晶体管相邻的边侧,并靠近浮动扩散点设置。所述像素阵列同一行的相邻两列的像素单元中相邻设置的两个复位晶体管和下一相邻行中相邻设置的两个源极跟随晶体管的漏极连接到同一固定电源。本实用新型专利提出的紧凑设计布局结构能进一步提高图像传感器的性能。
Description
技术领域
本实用新型涉及图像传感器技术领域,尤其涉及一种布局设计结构紧凑,且像素电路性能有效提高的图像传感器。
背景技术
图像传感器广泛应用于各领域,例如智能手机,监控设备,无人机,人工智能等多种使用,且其应用需求日趋小型化。随着技术发展,图像传感器像素单元尺寸的进一步降低,增加像素电路的转换增益及提高图像传感器的灵敏度是其发展及改进提高的方向。图像传感器的设计上,采用合理的布局设计结构能有效提高图像传感器的性能。比如,布局设置结构紧凑,像素单元中各器件布置结构合理,对像素单元中感光区域的影响降低,可以有效提高感光单元的量子效率。
图像传感器布局设计中,源极跟随晶体管设置距离浮动扩散点较远时,浮动扩散点会产生较大的寄生电容。像素电路中浮动扩散点的寄生电容较大时会限制像素电路的转换增益,则像素电路的灵敏度会降低,从而影响图像传感器的性能。对图像传感器进行合理的布局设计,以改善浮动扩散点的寄生电容,同时改进图像传感器的布局结构及像素单元布线,进一步提高图像传感器像素电路的性能是本专利旨在解决的技术问题和方向。
发明内容
本实用新型目的是提供一种具有紧凑设计布局的图像传感器,所述图像传感器包括位于半导体衬底上的按行和列排列布局的多个像素单元构成的像素阵列,每个所述像素单元包括:
光电二极管及连接到所述光电二极管的传输晶体管,在图传感器的设计布局中,所述光电二极管沿一个方向布局设置,所述传输晶体管以一定角度倾斜设置于所述光电二极管的角部位置;
浮动扩散点,所述浮动扩散点连接并靠近所述传输晶体管设置;
复位晶体管,所述复位晶体管设置于所述光电二极管的边侧,并连接到所述浮动扩散点;及
源极跟随晶体管,所述源极跟随晶体管设置于所述光电二极管边侧,且与所述复位晶体管一侧相邻,并靠近所述浮动扩散点设置;
所述像素阵列同一行中相邻两列的所述像素单元沿列方向中心线呈镜像对称设置;定义行方向为相邻两个所述像素单元的传输晶体管对向设置方向或所述光电二极管背对背设置的方向;与所述行方向垂直的方向定义为列方向;
可选的,所述图像传感器还包括一行选择晶体管,所述行选择晶体管与所述源极跟随晶体管沿同一方向布局设置,且位于所述光电二极管的同一边侧;
可选的,所述传输晶体管以45度角度倾斜设置于所述光电二极管的角部位置;
可选的,所述像素阵列中每行所述像素单元的所述复位晶体管与位于其同一列的下一相邻行中所述像素单元的所述源极跟随晶体管的漏极连接到同一固定电源;
可选的,所述像素阵列中同一行中相邻两列所述像素单元的彼此相邻设置的两个所述源极跟随晶体管的漏极连接到同一固定电源;
可选的,所述复位晶体管通过掺杂硅连接到所述浮动扩散点;
可选的,所述源极跟随晶体管通过掺杂硅连接到所述行选择晶体管;
可选的,所述图像传感器可以是FSI(Front Side Illumination,前照式)图像传感器,也可以是BSI(Back Side Illumination,背照式)图像传感器。
本实用新型提供的具有紧凑设计布局的图像传感器,在布局结构设计上位于像素阵列的同一行中相邻两列的像素单元沿着列方向中心线呈镜像对称设置,彼此相邻设置的两个复位晶体管和相邻下一行中的彼此相邻设置的两个源极跟随晶体管的漏极连接到同一固定电源,以节约电源布线设计。每个像素单元中复位晶体管和浮动扩散点之间采用掺杂硅替代金属线进行连接,能进一步降低对像素单元中光电二极管入射光的影响。源极跟随晶体管靠近浮动扩散点布局设置,以减少浮动扩散点的寄生电容,提升像素电路的转换增益,进一步提高图像传感器的性能。
附图说明
图1为基本4T结构的图像传感器像素电路图;
图2为本实用新型专利给出的相邻两行及两列的像素单元布局结构示意图;及
图3为本实用新型专利给出的具有紧凑设计布局的图像传感器像素阵列布局结构示意图。
具体实施方式
以下结合各个附图对本实用新型专利提出的发明内容进行详细的说明。图1为基本4T结构的图像传感器像素电路图,如图1中所示,图像传感器像素电路包括光电二极管PD及连接光电二极管PD的传输晶体管TX,其根据控制信号tx将光电二极管PD在曝光期间累积的电子转移到浮动扩散点FD。复位晶体RST和源极跟随晶体管SF的漏极连接到同一固定电源VDD。像素电路还包括一个行选择晶体管RS,其根据行选择控制信号row_sel控制输出经源极跟随晶体管SF放大输出的像素信号(pixout)输出到相应列线。
本实用新型专利提出的具有紧凑设计布局的图像传感器包括位于半导体衬底上的多个按行和列排列布局的像素单元,每个像素单元包含如图1中所示的像素电路,像素阵列的同一行中相邻两列的像素单元的设计布局如图2中所示,图2中包含但不限于同一行中相邻两列的布局结构,附图2仅用于解释说明本实用新型的布局设置结构。图2中虚线框内示意为一个像素单元。
如图2中所示,位于同一行中相邻两列的像素单元其每一个像素单元包括按水平方向(本实用新型不仅限定为水平方向,可以包括其他方向布局的形式)布置的光电二极管PD,传输晶体管TX以45度倾斜角度设置在光电二极管PD的角度。本实用新型实施例中给出的倾斜角度为45度,也可以采用其他角度布局设置于光电二极管PD的角部。复位晶体管RST布局设置在光电二极管PD的边侧,以掺杂硅连接到浮动扩散点FD。以掺杂硅替代金属线连接复位晶体管RST到浮动扩散点FD,能有效降低对光电二极管PD的入射光的影响。源极跟随晶体管SF布局设置于光电二极管PD的边侧,如图2中所示,与复位晶体管RST布局垂直相对的边侧,并且将源极跟随晶体管SF靠近浮动扩散点FD布局设置。靠近浮动扩散点FD布局设置能够减少浮动扩散点FD的寄生电容,提高像素单元电路的转换增益,以提升像素电路的性能。本实施例中,每一个像素单元中还包括一个行选择晶体管RS,其布局设置在源极跟随晶体管SF的同一边侧,且与源极跟随晶体管SF相邻设置。源极跟随晶体管SF也可以通过掺杂硅替代金属线连接到行选择晶体管RS,以降低对光电二极管PD的入射光的影响。
图2中给出了像素阵列中相邻两列的像素单元的一种结构示意,本实用新型专利中由于同一行中相邻两列的像素单元沿着列方向中心线呈镜像对称结构,所以相邻两列像素单元的具体设置结构还包含同一行中相邻两列的像素单元的两个光电二极管PD相邻设置(相邻背对背向设置)的结构(图2中未示出,可参考像素阵列示意图中给出的相关布局结构)。每一个像素单元中复位晶体管RST与位于同一列的下一相邻行中的源极跟随晶体管SF的漏极连接到同一固定电源VDD。图2中所示,同一行的相邻两列像素单元的两个复位晶体管RST和两个源极跟随晶体管SF这四个晶体管的漏极连接到同一固定电源VDD。这种连接方式能有效减少电路中的电源布线设计。在本实用新型给出的实施例中,定义行方向为相邻两个像素单元中的传输晶体管对向设置的方向,或者是相邻两个像素单元中光电二极管PD背对背设置的方向,则与行方向垂直的另一方向定义为列方向。
图3为具有紧凑设计布局的图像传感器的像素阵列的布局结构示意图。如图3中所示,像素阵列中位于同一行中相邻两列的像素单元沿着列方向中心线呈镜像对称设置。图3中所示像素阵列的布局结构中除包含图2中给出的相邻两列像素单元的布局结构,还包括相邻两列像素单元中光电二极管PD背对背向相邻设置的布局结构。同一行中相邻两列像素单元的光电二极管PD背对背向相邻设置的布局结构,其两个源极跟随晶体管SF并非相邻设置,两个源极跟随晶体管SF的漏极不连接到同一固定电源VDD,而是分别与其另一相邻列的源极跟随晶体管SF的漏极连接到同一固定电源VDD。
本实用新型提供的具有紧凑设计布局的图像传感器,还包括读出及控制电路,用于读取控制图像传感器的像素输出。本实用新型图像传感器可以设计为FSI图像传感器或者设计为BSI图像传感器,两种设计形式的图像传感器均在本实用新型专利提出的紧凑型布局设计结构的保护范围之内。
本实用新型给出的各实施例及附图,是为了说明的目的,在不背离本实用新型更广泛的主旨和范围下,不同形式的等效修改是可行的。根据上述详细的说明可对本实用新型实施例进行修改。用于权利要求中的术语不应解释为限定于本实用新型具体实施内容和权利要求部分中所揭露的具体实施例。相反地,权利要求中完整确定的范围应解释为根据权利要求解释确立的声明。本实用新型的说明书和各个附图应被看作是解释性的,而不是约束性的。
Claims (8)
1.一种具有紧凑设计布局的图像传感器,所述图像传感器包括位于半导体衬底上按行和列排列布局的多个像素单元构成的像素阵列,其特征在于,每个所述像素单元包括:
光电二极管及连接到所述光电二极管的传输晶体管,所述光电二极管沿一方向布局设置,所述传输晶体管以一角度倾斜设置于所述光电二极管的角部;
浮动扩散点,所述浮动扩散点连接并靠近所述传输晶体管设置;
复位晶体管,所述复位晶体管设置于所述光电二极管的边侧;及
源极跟随晶体管,所述源极跟随晶体管设置于所述光电二极管的且与所述复位晶体管相邻的边侧,并靠近所述浮动扩散点;
其中,所述像素阵列的同一行中相邻两列的所述像素单元沿列方向中心线呈镜像对称设置。
2.根据权利要求1所述的具有紧凑设计布局的图像传感器,其特征在于,所述图像传感器包括一行选择晶体管,所述行选择晶体管与所述源极跟随晶体管沿同一方向相邻布局设置。
3.根据权利要求1所述的具有紧凑设计布局的图像传感器,其特征在于,所述传输晶体管以45度角度倾斜设置于所述光电二极管的角部。
4.根据权利要求2所述的具有紧凑设计布局的图像传感器,其特征在于,所述像素阵列每行中所述像素单元的所述复位晶体管与位于同一列的下一相邻行中所述像素单元的所述源极跟随晶体管的漏极连接到同一固定电源。
5.根据权利要求2或4所述的具有紧凑设计布局的图像传感器,其特征在于,相邻两列所述像素单元中彼此相邻设置的两个所述源极跟随晶体管的漏极连接到同一固定电源。
6.根据权利要求1所述的具有紧凑设计布局的图像传感器,其特征在于,所述复位晶体管通过掺杂硅连接到所述浮动扩散点。
7.根据权利要求1所述的具有紧凑设计布局的图像传感器,其特征在于,所述源极跟随晶体管通过掺杂硅连接到所述行选择晶体管。
8.根据权利要求1所述的具有紧凑设计布局的图像传感器,其特征在于,所述图像传感器为FSI图像传感器或BSI图像传感器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920458775.1U CN209658175U (zh) | 2019-04-03 | 2019-04-03 | 具有紧凑设计布局的图像传感器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920458775.1U CN209658175U (zh) | 2019-04-03 | 2019-04-03 | 具有紧凑设计布局的图像传感器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209658175U true CN209658175U (zh) | 2019-11-19 |
Family
ID=68529042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920458775.1U Active CN209658175U (zh) | 2019-04-03 | 2019-04-03 | 具有紧凑设计布局的图像传感器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209658175U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109887947A (zh) * | 2019-04-03 | 2019-06-14 | 思特威(上海)电子科技有限公司 | 具有紧凑设计布局的图像传感器 |
-
2019
- 2019-04-03 CN CN201920458775.1U patent/CN209658175U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109887947A (zh) * | 2019-04-03 | 2019-06-14 | 思特威(上海)电子科技有限公司 | 具有紧凑设计布局的图像传感器 |
CN109887947B (zh) * | 2019-04-03 | 2024-01-30 | 思特威(上海)电子科技股份有限公司 | 具有紧凑设计布局的图像传感器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10586818B2 (en) | Solid-state imaging device, camera module and electronic apparatus | |
US11019296B2 (en) | Solid-state imaging device and electronic apparatus | |
US11322535B2 (en) | Solid-state imaging device and camera | |
JP5650337B2 (ja) | Cmosイメージセンサ画素およびその制御シーケンス | |
US10777601B1 (en) | CMOS image sensor with compact pixel layout | |
TW200901454A (en) | Method, apparatus, and system to reduce ground resistance in a pixel array | |
CN110061026B (zh) | 具有共享结构像素布局的图像传感器 | |
KR20130135293A (ko) | Cmos 이미지 센서 화소 및 그의 제어 타이밍시퀀스 | |
US8653566B2 (en) | Solid-state imaging device | |
CN109860218A (zh) | 具有背对背布局设计结构的图像传感器 | |
JPWO2013084406A1 (ja) | 固体撮像装置及び撮像装置 | |
CN209658175U (zh) | 具有紧凑设计布局的图像传感器 | |
JP2015130533A (ja) | 固体撮像装置及びカメラ | |
CN210956675U (zh) | 像素单元、图像传感器及电子设备 | |
CN113725237A (zh) | 高转换增益图像传感器 | |
US20130069119A1 (en) | Solid-state imaging device | |
CN209880621U (zh) | 具有共享结构像素布局的图像传感器 | |
JP2006059995A (ja) | 増幅型固体撮像装置 | |
CN104465690A (zh) | 版图、像素单元结构及其制备方法 | |
CN212033025U (zh) | 高转换增益图像传感器 | |
CN109887947A (zh) | 具有紧凑设计布局的图像传感器 | |
CN110896082A (zh) | 具有新型布局的图像传感器 | |
CN210142651U (zh) | 具有新型布局的图像传感器 | |
JP5725232B2 (ja) | 固体撮像装置及びカメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: Room 612, 6th floor, No. 111 Building, Xiangke Road, Shanghai Pudong New Area Free Trade Pilot Area, 201203 Patentee after: Starway (Shanghai) Electronic Technology Co.,Ltd. Address before: Room 612, 6th floor, No. 111 Building, Xiangke Road, Shanghai Pudong New Area Free Trade Pilot Area, 201203 Patentee before: Siteway (Shanghai) Electronic Technology Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |