CN209471962U - 集成电路封装体及其注塑治具 - Google Patents
集成电路封装体及其注塑治具 Download PDFInfo
- Publication number
- CN209471962U CN209471962U CN201920259946.8U CN201920259946U CN209471962U CN 209471962 U CN209471962 U CN 209471962U CN 201920259946 U CN201920259946 U CN 201920259946U CN 209471962 U CN209471962 U CN 209471962U
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- package body
- sensor
- chip
- circuit package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Pressure Sensors (AREA)
Abstract
本实用新型实施例是关于集成电路封装体及其注塑治具。根据一实施例的集成电路封装体包括:封装基板,其上表面设置有第一组导电垫与第二组导电垫;盖体;第一腔体,界定于封装基板与盖体之间且在该盖体上有开口;及绝缘壳体,界定于封装基板与盖体之间。该集成电路封装体进一步包括:传感器,其位于第一腔体内,且经配置以与第一组导电垫电连接;第一材料体,其填充于第一腔体内且覆盖传感器;及第一芯片,其位于绝缘壳体内,且经配置以与第二组导电垫电连接。本实用新型实施例无需繁复的制程和工艺即可实现低成本高质量的集成电路封装体。
Description
技术领域
本实用新型实施例涉及半导体封装领域,特别是涉及集成电路封装体及其制造方法与注塑治具。
背景技术
随着半导体技术的飞速发展,多功能电子产品的应用范围愈加广泛。在一种多功能集成电路封装体的封装制程中,需要先将不同功能的芯片/晶片制作成单独的封装单元,然后再将多个单独的封装单元共同集成在一起,从而得到该多功能集成电路封装体。然而,这样的封装制程由于需要整合多个不同的集成电路封装单元,因而工艺制作周期较长,而且最终得到的集成电路封装体的体积较大,花费的成本较高。
因此,对于如何将多个不同功能的芯片/晶片整合在一个集成电路封装体中的技术,业内仍存在相当多的技术问题亟需解决。
实用新型内容
本实用新型实施例的目的之一在于提供集成电路封装体及注塑集成电路封装体的治具,无需繁复的制程和工艺即可实现低成本高质量的集成电路封装体。
本实用新型的一实施例提供一集成电路封装体,其包括:封装基板,其上表面设置有第一组导电垫与第二组导电垫;盖体;第一腔体,界定于封装基板与盖体之间且在该盖体上有开口;及绝缘壳体,界定于封装基板与盖体之间。该集成电路封装体进一步包括:传感器,其位于第一腔体内,且经配置以与第一组导电垫电连接;第一材料体,其填充于第一腔体内且覆盖传感器;及第一芯片,其位于绝缘壳体内,且经配置以与第二组导电垫电连接。
在本实用新型的另一实施例中,该传感器经由第二胶体设置于封装基板的上表面的第一承载垫上,该第二胶体为非导电胶体且厚度为约10微米至50微米。在本实用新型的又一实施例中,该第一材料体为非导电胶体。在本实用新型的另一实施例中,该第一材料体为硅胶。在本实用新型的又一实施例中,该第二胶体为硅胶。在本实用新型的又一实施例中,该传感器为压力传感器,该第一芯片为专用集成电路芯片。在本实用新型的另一实施例中,该传感器为空气压力传感器。在本实用新型的又一实施例中,该集成电路封装体进一步包括设置于第一芯片上的第二集成电路单元,该第二集成电路单元经配置以与第一芯片及封装基板的上表面上的第三组导电垫电连接。在本实用新型的另一实施例中,该第二集成电路为第二芯片、加速度计传感器或陀螺仪传感器。在本实用新型的又一实施例中,该第一芯片经由第三导电胶体设置于封装基板,该第二集成电路单元经由第四非导电胶体或胶膜设置于第一芯片,且其中该传感器的底面被第二胶体覆盖,该第一芯片的底面被第三导电胶体覆盖,该第二集成电路单元被第四非导电胶体或胶膜覆盖。
本实用新型的另一实施例还提供用于注塑本实用新型的集成电路封装体的治具,其包括上模具以及下模具。该上模具包括:底座及型腔,该型腔包括从底座凸起的凸起单元及注塑流道。该下模具包括用于注入注塑材料的开口。
本实用新型实施例提供的集成电路封装体及注塑集成电路封装体的治具可以简单的制程和工艺实现低成本、高集成度、占位体积小且高质量的集成电路封装体。
附图说明
图1是根据本实用新型一实施例的集成电路封装体的纵向截面示意图
图2是根据本实用新型另一实施例的集成电路封装体的纵向截面示意图
图3a-3e是根据本实用新型一实施例的制造集成电路封装体的流程示意图,其可制造图1所示的集成电路封装体
图4a-4f是根据本实用新型另一实施例的制造集成电路封装体的流程示意图,其可制造图2所示的集成电路封装体
图5a是根据本实用新型一实施例的用于注塑集成电路封装体的治具的纵向截面示意图,其可注塑本实用新型提供的集成电路封装体
图5b是图5a所示的治具的上模具的仰视示意图
图5c是图5a所示的治具的下模具的俯视示意图
图6a-6d是使用图5所示的治具注塑集成电路封装体的流程示意图,其可注塑本实用新型提供的集成电路封装体
具体实施方式
为更好的理解本实用新型实施例的精神,以下结合本实用新型的部分优选实施例对其作进一步说明。
本实用新型的实施例将会被详细的描示在下文中。在本实用新型说明书全文中,将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本实用新型的基本理解。本实用新型的实施例以及说明书附图所展示的各个元件尺寸及各个元件之间的距离不应该被解释为对本实用新型实施例的限制。
在本说明书中,除非经特别指定或限定之外,相对性的用词例如:“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便,且并不要求将本实用新型实施例以特定的方向建构或操作。
如本文中所使用,术语“约”、“大致”、“大体上”、“实质”及“相近”用以描述及说明小的变化。当与事件或情形结合使用时,所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说,当结合数值使用时,术语可指代小于或等于所述数值的±10%的变化范围,例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%、或小于或等于±0.05%。举例来说,如果两个数值之间的差值小于或等于所述值的平均值的±10%(例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%、或小于或等于±0.05%),那么可认为所述两个数值“大体上”相同及“相近”。
再者,为便于描述,“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
在本实用新型实施例中,除非经特别指定或限定之外,“设置”、“连接”、“耦合”、“固定”以及与其类似的用词在使用上是广泛地,而且本领域技术人员可根据具体的情况以理解上述的用词可以是,比如,固定连结、可拆式连结或集成连结;其也可以是机械式连结或电连结;其也可以是直接链接或通过中介结构的间接链接;也可以是两个组件的内部通讯。
图1是根据本实用新型一实施例的集成电路封装体100的纵向截面示意图。如图1所示,根据本实用新型一实施例的集成电路封装体100包括:封装基板10、盖体12、第一腔体14及绝缘壳体16。该集成电路封装体100进一步包括传感器18、第一材料体20及第一芯片22。该封装基板10的上表面102设置有第一组导电垫104、第二组导电垫106及第一承载垫108。请注意本文所指的“传感器”可以包括以各种方式呈现的具有传感器特性的未封装的传感器晶片或已封装的传感器。
该盖体12的材料为能够承受一定压力且具有硬度的陶瓷材料,以使得集成电路封装体100能够承受一定压力从而保护集成电路封装体100免遭外界压力的破坏。在本实用新型的其它实施例中,该盖体12的材料为能够承受一定压力且具有硬度的金属材料。
该第一腔体14界定于封装基板10与盖体12之间且在盖体12上有开口142。集成电路封装体100所处环境的压力、温度、湿度等外界环境信息可通过该开口142传递至集成电路封装体100的第一腔体14内,从而为第一腔体14中的传感器18所感知。
该绝缘壳体16界定于封装基板10与盖体12之间。该绝缘壳体16的材料为本领域中常用的绝缘壳体材料。该绝缘壳体16至少遮蔽封装基板10的上表面102的一部分、第一芯片22,且暴露封装基板10的上表面102的另一部分以暴露处于第一腔体14中的传感器18及覆盖传感器18的第一材料体20,以使得传感器18能够通过盖体12上的开口142进行检测。
该传感器18位于第一腔体14内,其通过导电线182与封装基板10的第一组导电垫104电连接。该传感器18经由第二胶体24设置于封装基板10的上表面102的第一承载垫108上。该传感器18的底面184被第二胶体24覆盖,以使得传感器18更加牢固地设置在封装基板10的表面102上,同时保证传感器18在沿着垂直于封装基板10的表面102上的方向上的倾斜高度不超过25微米。该传感器18为空气压力传感器,该传感器18能够通过盖体12上的开口142检测气体压力。在本申请的另一实施例中,该传感器18可以为任何类型的传感器。在本申请的又一实施例中,该传感器18可以为任何类型的压力传感器。
该第二胶体24为非导电胶,其硬度低于第一材料体20。该第二胶体24具有合适的弹性和合适的厚度,以使得传感器18接收压力时可以保证其自身的稳定且消除应力对传感器18的接收灵敏度所产生的影响。该第二胶体24的厚度可为约10微米至50微米。在本实用新型的其它实施例中,该第二胶体24的厚度可为约10微米至60微米,例如,10微米、15微米、20微米、25微米、35微米、40微米、45微米、50微米、55微米或60微米。
该第一材料体20填充于第一腔体14内且覆盖传感器18。该第一材料体20为非导电胶,例如,硅胶。在本实用新型的其它实施例中,该第一材料体20的材料为UV(ultraviolet,紫外线)胶。该第一材料体20具有合适的胶层厚度及硬度,以保护传感器18及传感器18的导电线182不受外界环境的污染及破坏,同时保证传感器18的接收灵敏度。
该第一芯片22位于绝缘壳体16内。该第一芯片22经由第三导电胶体26设置于封装基板10的表面102上且经由第三导电胶体26与第二组导电垫106电连接。该第一芯片22的底面222被第三导电胶体26覆盖,以使得第一芯片22更加牢固地设置在封装基板10的表面102上,同时保证第一芯片22在沿着垂直于封装基板10的表面102上的方向上的倾斜高度不超过25微米。该第一芯片22为专用集成电路(Application Specific Integrated Circuits,ASIC)芯片。该第三导电胶体26为本领域常用的导电胶体。
本实用新型实施例提供的集成电路封装体100包括具有不同功能的传感器18和第一芯片22,其中传感器18和第一芯片22均是直接被集成在集成电路封装体100中,而非如传统方式那样先被封装成独立的封装体然后再集成在封装单元中。因此,本实用新型实施例提供的集成电路封装体100具有较高的集成度和较小的占位体积。并且,本实用新型实施例提供的集成电路封装体100通过设置在具有开口142的第一腔体14中的传感器18,及设置在绝缘壳体16中的第一芯片22而实现检测气体压力及对压力模拟信号的处理和转换的多重功能。此外,由于第一芯片22处于距离传感器18较近的位置处,由传感器18传递至第一芯片22的压力信号具有非常短的延时,因而集成电路封装体100还具有灵敏度高及信号延时短等多种优点。
图2是根据本实用新型另一实施例的集成电路封装体200的纵向截面示意图。如图2所示,根据本实用新型另一实施例的集成电路封装体200包括:封装基板10、盖体12、第一腔体14、绝缘壳体16、传感器18、第一材料体20、第一芯片22。该集成电路封装体100进一步包括第二集成电路单元28。
该封装基板10的上表面102设置有第一组导电垫104、第二组导电垫106、第一承载垫108及第三组导电垫120。
该盖体12的材料为能够承受一定压力且具有硬度的陶瓷材料,以使得集成电路封装体100能够承受一定压力从而保护集成电路封装体100免遭外界压力的破坏。在本实用新型的其它实施例中,该盖体12的材料为能够承受一定压力且具有硬度的金属材料。
该第一腔体14界定于封装基板10与盖体12之间且在盖体12上有开口142。集成电路封装体100所处环境的压力、温度、湿度等外界环境信息可通过该开口142传递至集成电路封装体100的第一腔体14内。
该绝缘壳体16界定于封装基板10与盖体12之间。该绝缘壳体16的材料为本领域中常用的绝缘壳体材料。该绝缘壳体16至少遮蔽封装基板10的上表面102的一部分、第一芯片22,且暴露封装基板10的上表面102的另一部分以暴露处于第一腔体14中的传感器18及覆盖传感器18的第一材料体20,以使得传感器18能够通过盖体12上的开口142进行检测。
该传感器18位于第一腔体14内,其通过导电线182与封装基板10的第一组导电垫104电连接。该传感器18经由第二胶体24设置于封装基板10的上表面102的第一承载垫108上。该传感器18的底面184被第二胶体24覆盖,以使得传感器18更加牢固地设置在封装基板10的表面102上,同时保证传感器18在沿着垂直于封装基板10的表面102上的方向上的倾斜高度不超过25微米。该传感器18为空气压力传感器,该传感器18能够通过盖体12上的开口142检测气体压力。在本申请的另一实施例中,该传感器18可以为任何类型的传感器。在本申请的又一实施例中,该传感器18可以为任何类型的压力传感器。
该第二胶体24为非导电胶,其硬度低于第一材料体20。该第二胶体24具有合适的弹性和合适的厚度,以使得传感器18接收压力时可以保证其自身的稳定且消除应力对传感器18的接收灵敏度所产生的影响。该第二胶体24的厚度可为约10微米至50微米。在本实用新型的其它实施例中,该第二胶体24的厚度可为约10微米至60微米,例如,10微米、15微米、20微米、25微米、35微米、40微米、45微米、50微米、55微米或60微米。
该第一材料体20填充于第一腔体14内且覆盖传感器18。该第一材料体20为非导电胶,例如,硅胶。在本实用新型的其它实施例中,该第一材料体20的材料为UV(ultraviolet,紫外线)胶。该第一材料体20具有合适的胶层厚度及硬度,以保护传感器18及传感器18的导电线182不受外界环境的污染及破坏,同时保证传感器18的接收灵敏度。
该第一芯片22位于绝缘壳体16内。该第一芯片22经由第三导电胶体26设置于封装基板10的表面102上且经由第三导电胶体26与第二组导电垫106电连接。该第一芯片22的底面222被第三导电胶体26覆盖,以使得第一芯片22更加牢固地设置在封装基板10的表面102上,同时保证第一芯片22在沿着垂直于封装基板10的表面102上的方向上的倾斜高度不超过25微米。该第一芯片22为专用集成电路(Application Specific Integrated Circuits,ASIC)芯片。该第三导电胶体26为本领域常用的导电胶体。
该第二集成电路单元28经由第四非导电胶体或胶膜30设置于第一芯片22上。该第四非导电胶体或胶膜30为本领域常用的非导电胶体。该第二集成电路单元28的上表面具有金属球284,且第一芯片22的上表面具有金属球224和金属球226。该第二集成电路单元28通过导电线282电连接至第一芯片22,其中导电线282两端分别连接至第二集成电路单元28的上表面的金属球284和第一芯片22的上表面的金属球226从而使第二集成电路单元28电连接至第一芯片22。该第二集成电路单元28通过导电线228电连接至封装基板10的第三组导电垫120,其中导电线228的两端分别连接至第一芯片22的上表面的金属球224和封装基板10的上表面102上的第三组导电垫120从而使第二集成电路单元28电连接至封装基板10。通过在第一芯片22和第二集成电路单元28的上表面植入金属球,再通过导电线连接第一芯片22和第二集成电路单元28上的金属球,可以避免焊线工艺造成第一芯片22和第二集成电路单元28破裂。该第二集成电路单元28为加速度计/陀螺仪MEMS(Micro-Electro-MechanicalSystem,微电子机械***)芯片。该第二集成电路单元28设置于第一芯片22上进一步提高了集成电路封装体200的集成度。
在本申请的其它实施例中,该第二集成电路单元28是任意功能的集成电路晶片/芯片。
本实用新型实施例提供的集成电路封装体200包括具备不同功能的传感器18、第一芯片22和第二集成电路单元28,其中传感器18、第一芯片22和第二集成电路单元28均是直接被集成在集成电路封装体200中,而非如传统方式那样先被封装成独立的封装体然后再集成在封装单元中。因此,本实用新型实施例提供的集成电路封装体200具有较高的集成度和较小的占位体积。并且,本实用新型实施例提供的集成电路封装体200通过设置在具有开口142的第一腔体14中的传感器18、设置在绝缘壳体16中的第一芯片22,及设置于第一芯片22上的第二集成电路单元28而实现检测气体压力、对压力模拟信号的处理和转换,及检测物体的加速度及方位的多重功能。此外,由于第一芯片22处于距离传感器18较近的位置处,由传感器18传递至第一芯片22的压力信号具有非常短的延时,因而集成电路封装体100还具有灵敏度高及信号延时短等多种优点。
图3a-3e是根据本实用新型一实施例的制造集成电路封装体100的流程示意图,其可制造图1所示的集成电路封装体100。
如图3a所示,提供封装基板10,该封装基板10的上表面102设置有第一组导电垫104、第二组导电垫106及第一承载垫108。
接着,通过焊晶(Die Bonding)工艺经由第三导电胶体26将第一芯片22设置于封装基板10的表面102上,以使得第一芯片22通过第三导电胶体26与封装基板10的第二组导电垫106电连接。该第一芯片22的底面222被第三导电胶体26覆盖,以使得第一芯片22更加牢固地设置在封装基板10的表面102上,同时保证第一芯片22在沿着垂直于封装基板10的表面102上的方向上的倾斜高度不超过25微米。该第一芯片22为专用集成电路(Application Specific Integrated Circuits,ASIC)芯片。该第三导电胶体26为本领域常用的导电胶体。
如图3b所示,借助本申请提供的治具进行部分封装(Partial mold)工艺,即,注塑形成具有第一腔体14的绝缘壳体16。该绝缘壳体16至少遮蔽封装基板10的上表面102的一部分、第一芯片22,且暴露封装基板10的上表面102的另一部分以形成第一腔体14,且第二组导电垫104和第一承载垫108暴露于第一腔体14中。该绝缘壳体16的材料为本领域中常用的绝缘壳体材料。
在注塑形成绝缘壳体16后,对集成电路封装体100执行半切工艺,即,按照图3b中虚线A所示的长度及位置半切集成电路封装体100,以减小封装基板10的刚度,同时使得封装基板10的翘曲度控制在1毫米以内,从而有利于后续封装制程过程中待集成在封装基板10上的芯片/晶片的焊晶工艺和焊线结合(wire bond)工艺。
如图3c所示,通过焊晶工艺将传感器18经由第二胶体24设置于封装基板10的上表面102的第一承载垫108上,以使得传感器18位于第一腔体14内。并且,通过焊线结合工艺经由导电线182将传感器18与第一组导电垫104电连接。该传感器18的底面184被第二胶体24覆盖,以使得传感器18更加牢固地设置在封装基板10的表面102上,同时保证传感器18在沿着垂直于封装基板10的表面102上的方向上的倾斜高度不超过25微米。该传感器18为空气压力传感器。在本申请的另一实施例中,该传感器18可以为任何类型的传感器。在本申请的又一实施例中,该传感器18可以为任何类型的压力传感器。
该第二胶体24为非导电胶,其具有合适的弹性和合适的厚度,以使得传感器18接收压力时可以保证其自身的稳定且消除应力对传感器18的接收灵敏度所产生的影响。该第二胶体24的厚度可为约10微米至50微米。在本实用新型的其它实施例中,该第二胶体24的厚度可为约10微米至60微米,例如,10微米、15微米、20微米、25微米、35微米、40微米、45微米、50微米、55微米或60微米。
接着,对集成电路封装体100进行烘烤以去除第一腔体14内的水汽,从而保证后续的顶部包封(Glob top)工艺的进行。
如图3d所示,进行顶部包封工艺以使得第一材料体20填充于第一腔体14内且覆盖传感器18。通过顶部包封工艺可以精确地控制第一材料体20的出胶量,以获得期望的第一材料体20的厚度,以保护传感器18及传感器18的导电线182不受外界环境的污染及破坏,同时保证传感器18的接收灵敏度。该第一材料体20为非导电胶,例如,硅胶。在本实用新型的其它实施例中,该第一材料体20的材料为UV(ultraviolet,紫外线)胶。
接着,对第一材料体20进行UV固化。
如图3e所示,沿着图3b-图3d中所示的虚线A继续对集成电路封装体100进行切割,以获得多个独立的集成电路封装体100。
接着,通过表面贴装技术(Surface Mounted Technology,SMT)在绝缘壳体16和第一腔体14的上方形成盖体12。该盖体12包括位于第一腔体14上方的开口142。集成电路封装体100所处环境的压力、温度、湿度等外界环境信息可通过该开口142传递至集成电路封装体100的第一腔体14内。传感器18能够通过盖体12上的开口142检测压力。
该盖体12的材料为能够承受一定压力且具有硬度的陶瓷材料,以使得集成电路封装体100能够承受一定压力从而保护集成电路封装体100免遭外界压力的破坏。在本实用新型的其它实施例中,该盖体12的材料为能够承受一定压力且具有硬度的金属材料。
本实用新型实施例提供的制造集成电路封装体100的方法将未经过封装的传感器18和第一芯片22直接集成在集成电路封装体100中,而非如传统方式那样先将传感器18和第一芯片22封装成独立的封装体,然后再集成在封装单元中,因而可以有效地提高集成电路封装体100的集成度且减小集成电路封装体100的占位体积。并且,本实用新型实施例提供的制造集成电路封装体100的方法通过在具有开口142的第一腔体14中设置传感器18,及在绝缘壳体16中设置第一芯片22而得到能够检测气体压力且能够处理和转换压力模拟信号的具有多重功能的集成电路封装体100。此外,由于第一芯片22处于距离传感器18较近的位置处,由传感器18传递至第一芯片22的压力信号具有非常短的延时,因而集成电路封装体100还具有灵敏度高及信号延时短等多种优点。
图4a-4f是根据本实用新型另一实施例的制造集成电路封装体200的流程示意图,其可制造图2所示的集成电路封装体200。
如图4a所示,提供封装基板10,该封装基板10的上表面102设置有第一组导电垫104、第二组导电垫106、第一承载垫108及第三组导电垫120。
接着,通过焊晶(Die Bonding)工艺经由第三导电胶体26将第一芯片22设置于封装基板10的表面102上,以使得第一芯片22通过第三导电胶体26与封装基板10的第二组导电垫106电连接。该第一芯片22的底面222被第三导电胶体26覆盖,以使得第一芯片22更加牢固地设置在封装基板10的表面102上,同时保证第一芯片22在沿着垂直于封装基板10的表面102上的方向上的倾斜高度不超过25微米。该第一芯片22为专用集成电路(Application Specific Integrated Circuits,ASIC)芯片。该第三导电胶体26为本领域常用的导电胶体。
如图4b所示,通过焊晶工艺将第二集成电路单元28经由第四非导电胶体或胶膜30设置于第一芯片22上。该第二集成电路单元28的上表面具有金属球284,且第一芯片22的上表面具有金属球224和金属球226。该第二集成电路单元28通过导电线282电连接至第一芯片22,其中导电线282两端分别连接至第二集成电路单元28的上表面的金属球284和第一芯片22的上表面的金属球226,从而使第二集成电路单元28电连接至第一芯片22。该第二集成电路单元28通过导电线228电连接至封装基板10的第三组导电垫120,其中导电线228的两端分别连接至第一芯片22的上表面的金属球224和封装基板10的上表面102上的第三组导电垫120,从而使第二集成电路单元28电连接至封装基板10。通过在第一芯片22和第二集成电路单元28的上表面植入金属球,再通过导电线连接第一芯片22和第二集成电路单元28上的金属球,可以避免焊线工艺造成第一芯片22和第二集成电路单元28破裂。该第二集成电路单元28为加速度计/陀螺仪MEMS(Micro-Electro-Mechanical System,微电子机械***)芯片。该第二集成电路单元28设置于第一芯片22上进一步提高了集成电路封装体200的集成度。
在本申请的其它实施例中,该第二集成电路单元28是任意功能的集成电路晶片/芯片。
如图4c所示,借助本申请提供的治具进行部分封装(Partial mold)工艺,即,注塑形成具有第一腔体14的绝缘壳体16。该绝缘壳体16至少遮蔽封装基板10的上表面102的一部分、第一芯片22、第二集成电路单元28,且暴露封装基板10的上表面102的另一部分以形成第一腔体14,且第二组导电垫104和第一承载垫108暴露于第一腔体14中。该绝缘壳体16的材料为本领域中常用的绝缘壳体材料。
在注塑形成绝缘壳体16后,对集成电路封装体200执行半切工艺,即,按照图4c中虚线A所示的长度及位置半切集成电路封装体200,以减小封装基板10的刚度,同时使得封装基板10的翘曲度控制在1毫米以内,从而有利于后续封装制程过程中待集成在封装基板10上的芯片/晶片的焊晶工艺和焊线结合工艺。
如图4d所示,通过焊晶工艺将传感器18经由第二胶体24设置于封装基板10的上表面102的第一承载垫108上,以使得传感器18位于第一腔体14内。并且,通过焊线结合工艺经由导电线182将传感器18与第一组导电垫104电连接。该传感器18的底面184被第二胶体24覆盖,以使得传感器18更加牢固地设置在封装基板10的表面102上,同时保证传感器18在沿着垂直于封装基板10的表面102上的方向上的倾斜高度不超过25微米。该传感器18为空气压力传感器。
该第二胶体24为非导电胶,其具有合适的弹性和合适的厚度,以使得传感器18接收压力时可以保证其自身的稳定且消除应力对传感器18的接收灵敏度所产生的影响。该第二胶体24的厚度可为约10微米至50微米。在本实用新型的其它实施例中,该第二胶体24的厚度可为约10微米至60微米,例如,10微米、15微米、20微米、25微米、35微米、40微米、45微米、50微米、55微米或60微米。
接着,对集成电路封装体200进行烘烤以去除第一腔体14内的水汽,从而保证后续的顶部包封(Glob top)工艺的进行。
如图4e所示,进行顶部包封工艺以使得第一材料体20填充于第一腔体14内且覆盖传感器18。通过顶部包封工艺可以精确地控制第一材料体20的出胶量,以获得期望的第一材料体20的高度,从而保证传感器18及导电线182不受外界环境的污染,同时保证传感器18的接收灵敏度。
该第一材料体20的材料为硅胶。在本申请的其它实施例中,该第一材料体20的材料为UV(ultraviolet,紫外线)胶。在本申请的其它实施例中,该第一材料体20的材料为任何合适的具有合适的韧性的胶体。
接着,对第一材料体20进行UV固化。
如图4f所示,沿着图4c-图4e所示的虚线A继续对集成电路封装体200进行切割,以获得多个独立的集成电路封装体200。
接着,通过表面贴装技术(Surface Mounted Technology,SMT)在绝缘壳体16和第一腔体14的上方形成盖体12。该盖体12包括位于第一腔体14上方的开口142。集成电路封装体200所处环境的压力、温度、湿度等外界环境信息可通过该开口142传递至集成电路封装体200的第一腔体14内。传感器18能够通过盖体12上的开口142检测压力。
该盖体12的材料为能够承受一定压力且具有硬度的陶瓷材料,以使得集成电路封装体200能够承受一定压力从而保护集成电路封装体200免遭外界压力的破坏。在本实用新型的其它实施例中,该盖体12的材料为能够承受一定压力且具有硬度的金属材料。
本实用新型实施例提供的制造集成电路封装体200的方法将未经过封装的传感器18、第一芯片22和第二集成电路单元28直接集成在集成电路封装体200中,而非如传统方式那样先将传感器18、第一芯片22和第二集成电路单元28封装成独立的封装体,然后再集成在封装单元中,因而可以有效地提高集成电路封装体200的集成度且减小集成电路封装体200的占位体积。并且,本实用新型实施例提供的制造集成电路封装体200的方法通过设置在具有开口142的第一腔体14中的传感器18、在绝缘壳体16中设置第一芯片22,及在第一芯片22上设置第二集成电路单元28而得到能够检测气体压力、能够处理和转换压力模拟信号,及检测物体的加速度及方位的多重功能的集成电路封装体200。此外,由于第一芯片22处于距离传感器18较近的位置处,由传感器18传递至第一芯片22的压力信号具有非常短的延时,因而集成电路封装体200还具有灵敏度高及信号延时短等多种优点。
传统的封装模具由上模具和下模具组成。注塑时将放置有等高柱和弹性部件的等高柱板放置于上模具的顶端,通过调节等高柱的高度来调节上模具的平整度。现有上模具包括底座、放置于底座内的型腔及卡槽,其中型腔内为凹槽结构。现有下模具包括位于下模具中间的注塑口。当从下模具中间的注塑口注入塑封材料时,塑封材料流入整个凹槽结构中,从能实现对集成电路封装体的全封胶。
然而,传统的全封胶方式已经不能满足对本实用新型提供的集成电路封装体进行封胶的需要。本实用新型提供的集成电路封装体需要在绝缘壳体中保留空腔,从而为后续封装制程提供条件。因此,业界需要一种新的半封胶(Partial molding)技术来满足对集成电路封装体进行半封胶的需要。
本实用新型提供了一种注塑治具,其对治具的上模具进行了特殊设计,以满足对需采用半封胶的集成电路封装体的需要。
图5a是根据本实用新型一实施例的用于注塑集成电路封装体的治具500的纵向截面示意图,其可注塑本实用新型提供的集成电路封装体。图5b是图5a所示的治具500的上模具510的仰视示意图。图5c是图5a所示的治具500的下模具520的俯视示意图。
参见图5a-图5c,该治具500包括上模具510和下模具520。
该上模具510包括底座512、型腔514、卡槽516及中间板518。底座512、型腔514、卡槽516及中间板518的尺寸根据具体的治具500的上模具510的尺寸而设计。
该型腔514放置于底座512中,且位于中间板518的两侧。该型腔514包括从底座512凸起的多个凸起单元514a(参见图5a和图5b),及从底座512凸起的多个弹性部件514b(参见图5b)及注塑流道514c(参见图5a)。在本实用新型的其它实施例中,该上模具510包括一或多个型腔514。
该多个凸起单元514a均匀分布于型腔514的表面上,且每一凸起单元514a的侧壁是倾斜的(参见图5a)。在本实用新型的其它实施例中,凸起单元514a的侧壁是竖直的。分布于型腔514的表面上的凸起单元514a的具体数量可以根据实际作业需求而设计。在封胶过程中,该凸起单元514a的顶部与下模具520紧密贴合,因而封胶结束后在凸起单元514a作用的位置会形成空腔。此外,由于每一凸起单元514a的侧壁是倾斜的,因而所形成的空腔具有如本实用新型图1和图2所示的第一空腔14的形状。
该多个弹性部件514b均匀分布于型腔514的表面上。在本实用新型的其它实施例中,该型腔514可包括一个弹性部件514b。该弹性部件514b具体的数量可以根据实际作业时脱模的难易度来进行设计。在进行封胶作业时,上模具510与下模具520贴合,弹性部件514b的顶部与型腔514的底部位于同一平面上,因而在弹性部件514b对应的位置能够进行全封胶。封胶结束后,当机台带动上模具510上升时,该弹性部件514b会自动伸出且对下模具520施加作用力,以方便上模具510脱模。在本实用新型图5a-图5c的实施例中,该弹性部件514b为弹簧。在本实用新型的其它实施例中,该弹性部件514b为任何合适的具有弹性的部件。
该卡槽516布置于上模具510的四个侧边上。当将上模具510整体安装到机台时,该卡槽516用于起到固定并便于安装的作用。
该下模具520包括用于注入注塑材料的开口522。
当使用本实用新型实施例提供的治具500进行注塑时,上模具510和下模具520贴合,注塑材料经过开口522被提供至型腔514中以对集成电路封装体进行封胶。由于每一凸起单元514a的存在,因此完成封胶的集成电路产品在凸起单元514a所对应的位置处会形成空腔,从而得到半封装的集成电路封装体。
图6a-6d是使用图5所示的治具500注塑集成电路封装体的流程示意图,其可注塑本实用新型提供的集成电路封装体。
如图6a所示,提供图5所示的治具500。该治具500处于上模具510和下模具520分开的初始状态。将治具500固定至机台(图中未示出)。
如图6b所示,将待注塑的集成电路产品放置于下模具520上,且使上模具510和下模具520贴合。接着,将注塑材料600提供至下模具520的开口522处。
如图6c所示,加热注塑材料600使其融化。接着,使用推杆530将融化后的注塑材料600推动至型腔514中。由于凸起单元514a的顶部与集成电路封装体紧密贴合,因此注塑材料不会在凸起单元514a作用的位置处停留。接着,对集成电路产品进行冷却成型。
如图6d所示,使机台带动上模具510向上移动,使其与下模具520分离。当机台带动上模具510上升时,该弹性部件514b会自动伸出且对下模具520施加作用力,以方便上模具510脱模。此外,由于每一凸起单元514a的存在,因此完成封胶的集成电路封装体在凸起单元514a所对应的位置处会形成空腔620,从而得到半封装的集成电路封装体。
本实用新型实施例的技术内容及技术特点已揭示如上,然而熟悉本领域的技术人员仍可能基于本实用新型实施例的教示及揭示而作种种不背离本实用新型实施例精神的替换及修饰。因此,本实用新型实施例的保护范围应不限于实施例所揭示的内容,而应包括各种不背离本实用新型实施例的替换及修饰,并为本专利申请权利要求书所涵盖。
Claims (13)
1.一种集成电路封装体,其特征在于,其包括:
封装基板,其上表面设置有第一组导电垫与第二组导电垫;
盖体;
第一腔体,界定于所述封装基板与所述盖体之间且在所述盖体上有开口;及
绝缘壳体,界定于所述封装基板与所述盖体之间;其中所述集成电路封装体进一步包括:
传感器,其位于所述第一腔体内,且经配置以与所述第一组导电垫电连接;
第一材料体,其填充于所述第一腔体内且覆盖所述传感器;及
第一芯片,其位于所述绝缘壳体内,且经配置以与所述第二组导电垫电连接。
2.根据权利要求1所述的集成电路封装体,其特征在于,所述传感器经由第二胶体设置于所述封装基板的上表面的第一承载垫上,所述第二胶体为非导电胶体且厚度为10微米至50微米。
3.根据权利要求1所述的集成电路封装体,其特征在于,所述第一材料体为非导电胶体。
4.根据权利要求1所述的集成电路封装体,其特征在于,所述第一材料体为硅胶。
5.根据权利要求2所述的集成电路封装体,其特征在于,所述第二胶体为硅胶。
6.根据权利要求1所述的集成电路封装体,其特征在于,所述传感器为压力传感器,所述第一芯片为专用集成电路芯片。
7.根据权利要求1所述的集成电路封装体,其特征在于,所述传感器为空气压力传感器。
8.根据权利要求1所述的集成电路封装体,其特征在于,其进一步包括设置于所述第一芯片上的第二集成电路单元,所述第二集成电路单元经配置以与所述第一芯片及所述封装基板的上表面上的第三组导电垫电连接。
9.根据权利要求8所述的集成电路封装体,其特征在于,所述第二集成电路为第二芯片、加速度计传感器或陀螺仪传感器。
10.根据权利要求8所述的集成电路封装体,其特征在于,所述第一芯片经由第三导电胶体设置于所述封装基板,所述第二集成电路单元经由第四非导电胶体或胶膜设置于所述第一芯片,且其中所述传感器的底面被第二胶体覆盖,所述第一芯片的底面被第三导电胶体覆盖,所述第二集成电路单元被第四非导电胶体覆盖。
11.一种用于注塑根据权利要求1-10中任一项所述的集成电路封装体的治具,其特征在于,其包括:
上模具,其包括:
底座;及
型腔,所述型腔包括从所述底座凸起的凸起单元及注塑流道;以及
下模具,所述下模具包括用于注入注塑材料的开口。
12.根据权利要求11所述的治具,其特征在于,所述凸起单元的侧壁是倾斜的。
13.根据权利要求11所述的治具,其特征在于,其进一步包括位于所述型腔中的从所述底座凸起的至少一弹性部件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920259946.8U CN209471962U (zh) | 2019-03-01 | 2019-03-01 | 集成电路封装体及其注塑治具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920259946.8U CN209471962U (zh) | 2019-03-01 | 2019-03-01 | 集成电路封装体及其注塑治具 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209471962U true CN209471962U (zh) | 2019-10-08 |
Family
ID=68093709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920259946.8U Active CN209471962U (zh) | 2019-03-01 | 2019-03-01 | 集成电路封装体及其注塑治具 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209471962U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109830477A (zh) * | 2019-03-01 | 2019-05-31 | 苏州日月新半导体有限公司 | 集成电路封装体及其制造方法与注塑治具 |
CN113927830A (zh) * | 2020-06-29 | 2022-01-14 | Nok株式会社 | 密封垫的制造方法 |
-
2019
- 2019-03-01 CN CN201920259946.8U patent/CN209471962U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109830477A (zh) * | 2019-03-01 | 2019-05-31 | 苏州日月新半导体有限公司 | 集成电路封装体及其制造方法与注塑治具 |
CN109830477B (zh) * | 2019-03-01 | 2024-06-11 | 日月新半导体(苏州)有限公司 | 集成电路封装体及其制造方法与注塑治具 |
CN113927830A (zh) * | 2020-06-29 | 2022-01-14 | Nok株式会社 | 密封垫的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10247629B2 (en) | Stacked or unstacked MEMS pressure sensor with through-hole cap and plurality of chip capacitors | |
EP3032227B1 (en) | Flow sensor package | |
US6534711B1 (en) | Encapsulation package and method of packaging an electronic circuit module | |
US9986354B2 (en) | Pre-mold for a microphone assembly and method of producing the same | |
CN107290096A (zh) | 具有膜片的压力感测集成电路器件 | |
CN107240583A (zh) | 多芯片压力传感器封装体 | |
CN107742630A (zh) | 影像感测器封装结构 | |
US7791181B2 (en) | Device structure with preformed ring and method therefor | |
CN209471962U (zh) | 集成电路封装体及其注塑治具 | |
JP2002511664A (ja) | カプセル詰めパッケージ、および電子回路モジュールをパッケージングする方法 | |
US11355423B2 (en) | Bottom package exposed die MEMS pressure sensor integrated circuit package design | |
CN107527874B (zh) | 腔式压力传感器器件 | |
CN109830477A (zh) | 集成电路封装体及其制造方法与注塑治具 | |
CN107324274A (zh) | 用于sip三维集成的封装载体 | |
JP3259645B2 (ja) | 加速度センサ及びその製造方法 | |
CN111664966B (zh) | 柔性衬底上的用于应力解耦的压力传感器 | |
GB2432457A (en) | Sensor arrangement and method for fabricating a sensor arrangement | |
US11600559B2 (en) | Sensor device and method of manufacture | |
JPH11126865A (ja) | 半導体素子および製造方法 | |
EP3396329A1 (en) | Sensor package | |
JP6317956B2 (ja) | 圧力センサ、及び圧力センサの製造方法 | |
CN207330353U (zh) | 用于sip三维集成的封装载体 | |
CN113371668A (zh) | 一种mems加速度计低应力集成封装结构及方法 | |
US20230005755A1 (en) | Semiconductor device and corresponding method | |
CN220358072U (zh) | 封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province Patentee after: Riyuexin semiconductor (Suzhou) Co.,Ltd. Address before: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province Patentee before: SUZHOU ASEN SEMICONDUCTORS Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |