CN209329946U - 一种用于四个功率半导体器件串联的低电感叠层母排 - Google Patents
一种用于四个功率半导体器件串联的低电感叠层母排 Download PDFInfo
- Publication number
- CN209329946U CN209329946U CN201821891866.6U CN201821891866U CN209329946U CN 209329946 U CN209329946 U CN 209329946U CN 201821891866 U CN201821891866 U CN 201821891866U CN 209329946 U CN209329946 U CN 209329946U
- Authority
- CN
- China
- Prior art keywords
- bus bar
- busbar
- power semiconductor
- low inductance
- power semiconductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052802 copper Inorganic materials 0.000 claims abstract description 4
- 239000010949 copper Substances 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 9
- 238000003475 lamination Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- -1 silicon carbide metal-oxide Chemical class 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
本实用新型公开了一种用于四个功率半导体器件串联的低电感叠层母排，包括一件输入母排，一件中间母排，一件交流母排。其中，所述输入母排和中间母排均包含五层叠层，所述交流母排为裸露铜排。本实用新型适用于多个功率半导体器件串联连接，结构紧凑，安装简易方便。本实用新型可以有效减小多个功率半导体器件串联换流回路寄生电感，减小功率半导体器件的过冲电压，减小各个器件间的电压不均衡度，从而提高多个功率半导体器件串联构成的变流器电压等级和容量等级。
Description
技术领域
本实用新型属于叠层母排技术领域，具体涉及一种用于四个功率半导体器件串联的低电感叠层母排。
背景技术
功率半导体器件是电力电子变流器中的基础有源元器件，是组成电力电子装置的最基本元素。随着电力电子变流器的电压等级的不断提高，单一功率半导体器件难以满足设计要求。需要通过多器件串联来分担较高电压，目前在直流输电中能串联技术分为器件直接串联和多电平串联(模块化多电平MMC)，其中直接串联有着器件使用数量少、拓扑结构简单、控制和保护设计简单等优点。
多个功率半导体器件直接串联，对各个器件上的电压均衡要求很高。由于功率半导体器件开关速度快，其换流回路上的寄生电感会感应出很大的过电压。成熟的器件串联采用铜排进行接线，其寄生电感大，在器件开关不同步时引起的电压不均衡度大幅增加，极大限制了器件串联模组的电压等级和容量等级的提高。
实用新型内容
鉴于上述，本实用新型提供了一种用于四个功率半导体器件串联的低电感叠层母排，该叠层母排为多个功率半导体器件的串联提供低电感换流回路，极大减小功率半导体器件换流时引起的电压过冲；当各个功率半导体器件由于制造工艺、控制回路等造成不同步时，低回路电感有效地抑制电压不均衡问题。从而提高多个功率半导体器件串联构成的变流器电压等级和容量等级，同时，叠层母排结构紧凑，安装简易方便。
一种用于四个功率半导体器件串联的低电感叠层母排，包括一件具有正极输入端、负极输入端的输入母排，一件具有功率半导体器件安装孔的中间母排，一件交流母排，一件具有交流输出端的交流母排；其中，所述输入母排和所述中间母排均包括五层叠层，从下到上依次为：下层绝缘板，下层导体板，中间绝缘板，上层导体板，上层绝缘板；所述交流母排为裸露铜排。
进一步地，所述输入母排呈L型，包括一个水平面和一个垂直面，其中，垂直面包含正负极输入端，水平面包含两个功率半导体器件安装孔。
进一步地，所述中间母排呈长方形，其四个角各有一个功率半导体器件安装孔。
进一步地，所述正负极输入端各包含两个功率半导体器件安装孔。
进一步地，所述功率半导体器件安装孔包尺寸和开孔对应功率半导体器件的尺寸与安装管脚。
进一步地，所述功率半导体器件采用IGBT(绝缘栅双极型晶体管)模块或SiCMOSFET(碳化硅金属-氧化物半导体场效应晶体管)模块。
本实用新型利用叠层母排磁场耦合面积小，寄生电感小的特点，在多个功率半导体器件串联的换流回路上构造反向回路电流，形成磁场抵消的效应，从而极大的减小回路电感。使用时，功率半导体器件依次连接于上述功率半导体器件安装孔，即可形成串联连接方式。结构简单，安装简易。
附图说明
图1为本实用新型的具体实施方式的结构示意图。
图2为图1中输入母排、中间母排的剖视图。
图3(a)为图1的具体实施方式应用于四个功率半导体器件串联的连接示意图。
图3(b)为图3(a)中的功率半导体器件为SiC MOSFET(碳化硅金属-氧化物半导体场效应晶体管)模块时的等效原理图。
图3(c)为图3(a)中的功率半导体器件为IGBT(绝缘栅双极型晶体管)模块时的等效原理图。
具体实施方式
为了更为具体地描述本实用新型，下面结合附图及具体实施方式对本实用新型的技术方案进行详细说明。
如图1所示，本具体实施方式公开一种用于四个功率半导体器件串联的低电感叠层母排，包括输入母排1，中间母排2，交流母排3。其中，输入母排1呈L型，包括水平面和垂直面。水平面和中间母排2表面，交流母排3表面处于同一平面内；垂直面包含正极输入端101、负极输入端104，用于连接上级直流电源或直流电容母排。输入母排1包含功率半导体器件安装孔102、103，中间母排2包含四个功率半导体器件安装孔201-204，交流母排包含功率半导体器件安装孔301、303，均用于和功率半导体器件输入电极连接。
输入母排1和中间母排2为包括五层叠层的叠层母排，如图2所示，其剖面图由五层组成，包括：上层绝缘板001，上层导体板002，中间绝缘板003，下层导体板004，下层绝缘板005。如图1所示，所述正极输入端101和安装孔102位于所述输入母排上层导体层，所述负极输入端104和安装孔103位于所述输入母排下层导体层；类似地，安装孔201和202位于所述中间母排2上层导体层，安装孔203和204位于所述中间母排2下层导体层。
本具体实施方式应用于四个功率半导体器件串联时，其连接示意图如图3(a)所示，安装孔102连接功率半导体器件M1的正极，功率半导体器件M1的负极连接安装孔201；类似地，安装孔202连接功率半导体器件M2的正极，功率半导体器件M2的负极连接安装孔301；类似地，安装孔303连接功率半导体器件M3的正极，功率半导体器件M3的负极连接安装孔203；类似地，安装孔204连接功率半导体器件M4的正极，功率半导体器件M4的负极连接安装孔103。
当上述功率半导体器件为SiC MOSFET(碳化硅金属-氧化物半导体场效应晶体管)模块时，图3(a)的等效电路如图3(b)。
当上述功率半导体器件为IGBT(绝缘栅双极型晶体管)模块时，图3(a)的等效电路如图3(c)。
上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本实用新型。熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本实用新型不限于上述实施例，本领域技术人员根据本实用新型的揭示，对于本实用新型做出的改进和修改都应该在本实用新型的保护范围之内。
Claims (6)
1.一种用于四个功率半导体器件串联的低电感叠层母排，其特征在于：包括一件具有正极输入端、负极输入端的输入母排，一件具有功率半导体器件安装孔的中间母排，一件交流母排；其中，所述输入母排和所述中间母排均包括五层叠层，从下到上依次为：下层绝缘板，下层导体板，中间绝缘板，上层导体板，上层绝缘板；所述交流母排为裸露铜排。
2.根据权利要求1所述的一种用于四个功率半导体器件串联的低电感叠层母排，其特征在于：所述输入母排呈L型，包括一个水平面和一个垂直面，其中，垂直面包含正负极输入端，水平面包含两个功率半导体器件安装孔。
3.根据权利要求1所述的一种用于四个功率半导体器件串联的低电感叠层母排，其特征在于：所述中间母排呈长方形，其四个角各有一个功率半导体器件安装孔。
4.根据权利要求1所述的一种用于四个功率半导体器件串联的低电感叠层母排，其特征在于：所述交流母排包含两个功率半导体器件安装孔和两个转接安装孔。
5.根据权利要求1-4任一项所述的一种用于四个功率半导体器件串联的低电感叠层母排，其特征在于：所述功率半导体器件安装孔包尺寸和开孔对应功率半导体器件的尺寸与安装管脚。
6.根据权利要求1所述的一种用于四个功率半导体器件串联的低电感叠层母排，其特征在于，所述功率半导体器件采用IGBT模块或SiCMOSFET模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821891866.6U CN209329946U (zh) | 2018-11-16 | 2018-11-16 | 一种用于四个功率半导体器件串联的低电感叠层母排 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821891866.6U CN209329946U (zh) | 2018-11-16 | 2018-11-16 | 一种用于四个功率半导体器件串联的低电感叠层母排 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209329946U true CN209329946U (zh) | 2019-08-30 |
Family
ID=67710544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821891866.6U Active CN209329946U (zh) | 2018-11-16 | 2018-11-16 | 一种用于四个功率半导体器件串联的低电感叠层母排 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209329946U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109510438A (zh) * | 2018-11-16 | 2019-03-22 | 国网江苏省电力有限公司盐城供电分公司 | 一种用于四个功率半导体器件串联的低电感叠层母排 |
-
2018
- 2018-11-16 CN CN201821891866.6U patent/CN209329946U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109510438A (zh) * | 2018-11-16 | 2019-03-22 | 国网江苏省电力有限公司盐城供电分公司 | 一种用于四个功率半导体器件串联的低电感叠层母排 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10123443B2 (en) | Semiconductor device | |
| CN104112718B (zh) | 一种双面布局的低寄生电感GaN功率集成模块 | |
| CN105450042B (zh) | 三电平功率变换器及其功率单元 | |
| CN103296016B (zh) | 半导体模块 | |
| CN103545305B (zh) | 一种功率模块 | |
| CN104143547B (zh) | 一种并联电容中间布局的低寄生电感GaN 功率集成模块 | |
| CN103986354A (zh) | 三电平整流器 | |
| CN102377196A (zh) | 线和中性点箝位逆变器 | |
| CN104157634A (zh) | 一种***电容中间布局的低寄生电感GaN功率集成模块 | |
| CN107210290A (zh) | 半桥式功率半导体模块及其制造方法 | |
| CN203562425U (zh) | 一种功率模块 | |
| CN109494507A (zh) | 一种适用于功率半导体器件测试的叠层母排 | |
| CN107104600A (zh) | 模块化多电平变换器及电力电子变压器 | |
| US9484830B2 (en) | Five-level rectifier | |
| CN204349816U (zh) | 一种三电平半导体模块、叠层铜排、相单元电路及变换器 | |
| CN209329946U (zh) | 一种用于四个功率半导体器件串联的低电感叠层母排 | |
| CN105374808B (zh) | 一种功率模块 | |
| CN204031003U (zh) | 一种叠层母排及二极管钳位三电平拓扑装置 | |
| CN109768039A (zh) | 一种双面散热功率模块 | |
| CN204168155U (zh) | 一种叠成母排 | |
| CN109510438A (zh) | 一种用于四个功率半导体器件串联的低电感叠层母排 | |
| CN206620056U (zh) | 一种自驱式同步整流的llc直流变换器 | |
| CN209329967U (zh) | 一种具有交流引出端的叠层母排 | |
| CN208241025U (zh) | 一种功率半导体模块功率端子 | |
| CN107546974A (zh) | 具有级联二极管电路的升压电路和逆变器拓扑 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |