CN209029363U - 芯片散热结构、芯片结构、电路板和超算设备 - Google Patents

芯片散热结构、芯片结构、电路板和超算设备 Download PDF

Info

Publication number
CN209029363U
CN209029363U CN201821942992.XU CN201821942992U CN209029363U CN 209029363 U CN209029363 U CN 209029363U CN 201821942992 U CN201821942992 U CN 201821942992U CN 209029363 U CN209029363 U CN 209029363U
Authority
CN
China
Prior art keywords
chip
metal layer
coating
cooling structure
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821942992.XU
Other languages
English (en)
Inventor
张磊
周涛
邹桐
詹克团
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bitmain Technologies Inc
Beijing Bitmain Technology Co Ltd
Original Assignee
Beijing Bitmain Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Bitmain Technology Co Ltd filed Critical Beijing Bitmain Technology Co Ltd
Priority to CN201821942992.XU priority Critical patent/CN209029363U/zh
Priority to PCT/CN2019/075041 priority patent/WO2019179259A1/en
Application granted granted Critical
Publication of CN209029363U publication Critical patent/CN209029363U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请实施例涉及一种芯片散热结构、芯片结构、电路板和超算设备，该芯片散热结构包括：覆盖在芯片上的镀层，镀层包括依次设置的第一金属层和第二金属层。在芯片顶部通过物理溅射的方式增加两个金属层，从而可以通过焊料层将散热器焊接在金属层上，进而将散热器固定到芯片的顶部；焊料层的主要成分为金属锡，金属层相对于传统散热器贴装的环氧树脂胶材，具有更高的导热系数，从而解决了芯片中胶材的散热瓶颈的问题；可以提升芯片的散热效果，防止大量的热量损伤芯片。

Description

芯片散热结构、芯片结构、电路板和超算设备
技术领域
本申请涉及芯片的散热领域，尤其涉及一种芯片散热结构、芯片结构、电路板和超算设备。
背景技术
目前的计算设备中，通常利用导热胶在芯片顶部粘贴散热器的方式来为电路板上的芯片进行散热。
但是，传统导热胶的导热系数普遍低于2瓦/米·度(W/(m·C))，导致芯片的散热效果并不理想。
实用新型内容
本申请提供一种芯片散热结构、芯片结构、电路板和超算设备，以解决现有的芯片的散热效果并不理想的问题。
本申请实施例提供了一种芯片散热结构，设置在芯片上，所述芯片散热结构包括：覆盖在所述芯片上的镀层；其中，所述镀层包括依次设置的第一金属层和第二金属层。
进一步地，所述芯片散热结构还包括：与所述镀层连接的散热器。
进一步地，所述第一金属层覆盖在所述芯片上，所述第二金属层覆盖在所述第一金属层上。
进一步地，所述芯片包括晶圆和塑封结构；并且，所述镀层覆盖在所述芯片的晶圆和塑封结构上。
进一步地，所述晶圆的上表面裸露。
进一步地，所述镀层的面积与所述芯片的上表面的面积相同。
进一步地，所述第一金属层为合金金属层。
进一步地，所述第一金属层的厚度为0.1-0.5微米。
进一步地，所述第二金属层为铜金属层。
进一步地，所述第二金属层的厚度为2-6微米。
进一步地，所述第一金属层的面积和所述第二金属层的面积相同。
进一步地，所述散热器通过焊料层焊接在所述镀层上。
进一步地，所述焊料层中的焊料为锡。
进一步地，所述焊料层的厚度为0.1-0.15毫米。
进一步地，所述焊料层的面积与所述镀层的面积相同，或者，所述焊料层的面积与所述散热器的下表面的面积相同。
进一步地，若所述晶圆的上表面与所述塑封结构的上表面齐平，所述镀层为厚度均匀的镀层；
若所述晶圆的上表面低于所述塑封结构的上表面，所述镀层嵌入到所述塑封结构中；
若所述晶圆的上表面高于所述塑封结构的上表面，所述晶圆嵌入到所述镀层中。
本申请实施例还提供了一种芯片结构，包括芯片本体以及设置在所述芯片本体上的如上任一项所述的芯片散热结构。
本申请实施例还提供了一种电路板，所述电路板上设置有至少一个如上所述的芯片结构。
本申请实施例还提供了一种超算设备，所述超算设备中设置有至少一个如上所述的电路板。
在以上的各方面中，通过提供由镀层构成的芯片散热结构，芯片散热结构用于设置在芯片上，镀层覆盖在芯片的晶圆和塑封结构上，其中，镀层包括依次设置的第一金属层和第二金属层；此外，可以在与镀层上连接散热器。在芯片顶部通过物理溅射的方式增加两个金属层，从而可以通过焊料层将散热器焊接在金属层上，进而将散热器固定到芯片的顶部；焊料层的主要成分为金属锡，金属层相对于传统散热器贴装的环氧树脂(epoxy)胶材，具有更高的导热系数，从而解决了芯片中胶材的散热瓶颈的问题；可以提升芯片的散热效果，防止大量的热量损伤芯片。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：
图1为本申请实施例提供的一种芯片散热结构的结构示意图一；
图2为本申请实施例提供的一种芯片散热结构的结构示意图二；
图3为本申请实施例提供的一种芯片散热结构的结构示意图三；
图4为本申请实施例提供的散热器的结构示意图一；
图5为本申请实施例提供的散热器的结构示意图二；
图6为本申请实施例提供的另一种芯片散热结构的结构示意图一；
图7为本申请实施例提供的另一种芯片散热结构的结构示意图二；
图8为本申请实施例提供的另一种芯片散热结构的结构示意图三；
图9为本申请实施例提供的另一种芯片散热结构的结构示意图四；
图10为本申请实施例提供的另一种芯片散热结构的结构示意图五；
图11为本申请实施例提供的另一种芯片散热结构的结构示意图六；
图12为本申请实施例提供的另一种芯片散热结构的结构示意图七；
图13为本申请实施例提供的另一种芯片散热结构的结构示意图八；
图14为本申请实施例提供的另一种芯片散热结构的结构示意图九；
图15为本申请实施例提供的切割后的晶圆的结构示意图；
图16为本申请实施例提供的芯片的工艺流程示意图一；
图17为本申请实施例提供的芯片的工艺流程示意图二；
图18为本申请实施例提供的芯片的工艺流程示意图三；
图19为本申请实施例提供的芯片的工艺流程示意图四；
图20为本申请实施例提供的芯片的工艺流程示意图五；
图21为本申请实施例提供的芯片的工艺流程示意图六；
图22为本申请实施例提供的芯片结构的结构示意图一；
图23为本申请实施例提供的芯片结构的结构示意图二；
图24为本申请实施例提供的电路板的结构示意图；
图25为本申请实施例提供的超算设备的结构示意图。
附图标记：
具体实施方式
本申请实施例应用于芯片中。需要说明的是，当本申请实施例的方案应用于现在芯片或未来可能出现的芯片时，各个结构的名称可能发生变化，但这并不影响本申请实施例方案的实施。
需要指出的是，本申请实施例中涉及的名词或术语可以相互参考，不再赘述。
现有技术中，对晶圆进行露die封装，是指把晶圆外露，进而可以达到更好的散热目的，其中，硅晶圆可以简称为晶圆。在露die封装的同时采用传统的导热胶在芯片顶部粘贴散热器，但是传统导热胶的导热系数普遍低于2W/(m·C)，进而导致芯片的散热效果不佳，成为***散热瓶颈。为了达到更好的散热效果，具有高导热性能的焊料(solder)成为导热胶的理想替代材料，solder的导热系数高于60W/(m·C)，能够极大程度的改善芯片的散热效率。但是solder并不能和晶圆以及芯片的塑封结构进行很好的焊接。
本申请提供的芯片散热结构、芯片结构、电路板和超算设备，旨在解决现有技术的如上技术问题。
为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。
图1为本申请实施例提供的一种芯片散热结构的结构示意图一，图2为本申请实施例提供的一种芯片散热结构的结构示意图二，图3为本申请实施例提供的一种芯片散热结构的结构示意图三，如图1-图3所示，该芯片散热结构设置在芯片上，该芯片散热结构包括：覆盖在芯片上的镀层1；其中，镀层1包括依次设置的第一金属层3和第二金属层4。示例性地，本申请提供的芯片散热结构可以设置在芯片上。其中，芯片包括了晶圆8、塑封结构10和基板11；在塑封结构10上开设凹槽，可以将晶圆8设置在凹槽内，进而塑封结构10将晶圆8进行封装，并且晶圆8的上表面是裸露在外的，即为露die结构；将塑封结构10固定设置在基板11的一个侧面上；另外，还可以在基板11的另一个侧面上设置至少一个锡球12，锡球12用于与电路板连接，进而将芯片固定在电路板上。
正如前述记载，由于solder并不能和晶圆8以及芯片的塑封结构10进行很好的焊接，因此，本申请通过在晶圆8和塑封结构10上同时覆盖一层镀层1，以实现通过焊接的方式连接芯片和外部的散热器。
晶圆8的形状可以是圆形、或者是长方形、或者是正方形、或者是梯形、或者是其他规则形状、或者是其他不规则形状；对于晶圆8的形状，本申请不做限制。对于晶圆8的材质，本申请不做限制。
对于塑封结构10的形状，本申请不做限制，只需要塑封结构10可以将晶圆8进行塑封即可。对于塑封结构10的材质，本申请不做限制。
镀层1包括依次设置的第一金属层3和第二金属层4；第一金属层3和第二金属层4所采用的材料各不相同。其中，第一金属层3和第二金属层4的高度可以相同或者不相同；第一金属层3和第二金属层4的面积可以相同或者不相同。
可选的，镀层1可以是网格状，即第一金属层3为网格状，第二金属层4为网格状，可以节约镀层1的成本。
另一种实施方式中，芯片散热结构还包括散热器2，其中，镀层1覆盖在芯片上，即镀层1覆盖在晶圆8和塑封结构10上；散热器2与镀层1连接。其中，散热器2与镀层1之间通过焊接方式进行连接。
对于散热器2的形状、大小等，本申请不做限制。
举例来说，图4为本申请实施例提供的散热器的结构示意图一，如图4所示，散热器2由底片5和至少一个散热翅片6构成，每一个散热翅片6与底片5固定连接，并且底片5与镀层1的表面进行焊接。
再举例来说，图5为本申请实施例提供的散热器的结构示意图二，如图5所示，还可以在散热器2上设置有一个连接部7，连接部7由包括第一板和第二板构成，并且第一板与第二板之间呈预设角度，该预设角度可以在180度至90度的范围内；并且，各散热翅片6固定设置在连接部7的上表面，底片5固定设置在连接部7的下表面；此外，在散热器的其中一个散热翅片6上可以设置一个抓手。
本实施例中，通过提供由镀层1构成的芯片散热结构，芯片散热结构用于设置在芯片上，镀层1覆盖在芯片的晶圆8和塑封结构10上，其中，镀层1包括依次设置的第一金属层3和第二金属层4；此外，可以在与镀层1上连接散热器。在芯片顶部通过物理溅射的方式增加两个金属层，从而可以通过焊料层将散热器焊接在金属层上，进而将散热器固定到芯片的顶部；焊料层的主要成分为金属锡，金属层相对于传统散热器贴装的epoxy胶材，具有更高的导热系数，从而解决了芯片中胶材的散热瓶颈的问题；可以提升芯片的散热效果，防止大量的热量损伤芯片。
图6为本申请实施例提供的另一种芯片散热结构的结构示意图一，图7为本申请实施例提供的另一种芯片散热结构的结构示意图二，在图1所示实施例的基础上，如图6和图7所示，第一金属层3覆盖在芯片上，第二金属层4覆盖在第一金属层3上。
可选的，镀层1的面积与芯片的上表面的面积相同。
可选的，第一金属层3为合金金属层。第一金属层3的厚度为0.1-0.5微米。
可选的，第二金属层4为铜金属层。第二金属层4的厚度为2-6微米。
可选的，第一金属层3的面积和第二金属层4的面积相同。
可选的，散热器2通过焊料层9焊接在镀层1上。
可选的，焊料层9中的焊料为锡。焊料层9的厚度为0.1-0.15毫米。
可选的，焊料层9的面积与镀层1的面积相同，或者，焊料层9的面积与散热器2的下表面的面积相同。
可选的，若晶圆8的上表面与塑封结构10的上表面齐平，镀层1为厚度均匀的镀层1；若晶圆8的上表面低于塑封结构10的上表面，镀层1嵌入到塑封结构10中；若晶圆8的上表面高于塑封结构10的上表面，晶圆8嵌入到镀层1中。
示例性地，在图1所示实施例的基础上，将第一金属层3覆盖在晶圆8和塑封结构10的上表面上，将第二金属层4覆盖在第一金属层3的上表面上。
本实施例中，第一金属层3的材料为合金，即第一金属层3为合金金属层，例如合金为不锈钢(SUS)；第二金属层4的材料为铜，即第二金属层4为铜金属层，进而合金金属层覆盖在晶圆8和塑封结构10的上表面上，铜金属层覆盖在合金金属层的上表面上。
为了有利于上述两个金属层与芯片、散热器2的连接，以及有利于上述两个金属层进行导热和对芯片进行散热，可以设置上述两个金属层的厚度为以下参数；第一金属层3的厚度为0.1-0.5微米，优选的，第一金属层3的厚度为0.15微米；第二金属层4的厚度为2-6微米，优选的，第二金属层4的厚度为3微米。
本实施例中，在镀层1上设置一层焊料层，即在第二金属层4上设置一层焊料层9；散热器2与焊料层9进行焊接。焊料层9的材料为锡。可选的，焊料层9的厚度为0.1-0.15毫米；优选的，焊料层9的厚度为0.13毫米。焊料层9的导热系数高于60W/(m·C)，可以提高芯片的散热效果。
本实施例中，镀层1的面积与芯片的上表面的面积相同，即镀层1的面积等于晶圆8的上表面的面积与塑封结构10的上表面的面积之和；此时，第一金属层3的面积与芯片的上表面的面积相同。如图7所示，第一金属层3的面积与芯片的上表面的面积相同，第一金属层3的面积与第二金属层4的面积是相同的；或者，图8为本申请实施例提供的另一种芯片散热结构的结构示意图三，如图8所示，第一金属层3的面积与芯片的上表面的面积相同，第一金属层3的面积与第二金属层4的面积是不相同的。
本实施例中，焊料层9的面积提供了以下几种方式。
焊料层9的面积的第一种实施方式：如图7所示，第一金属层3的面积和第二金属层4的面积是相同的，并且，焊料层9的面积与镀层1的面积相同。
焊料层9的面积的第二种实施方式：图9为本申请实施例提供的另一种芯片散热结构的结构示意图四，如图9所示，第一金属层3的面积和第二金属层4的面积是相同的，并且，焊料层9的面积与镀层1的面积是不同的。
焊料层9的面积的第三种实施方式：图10为本申请实施例提供的另一种芯片散热结构的结构示意图五，如图10所示，第一金属层3的面积和第二金属层4的面积是相同的，并且，焊料层9的面积与散热器2的下表面的面积是相同；其中，焊料层9的面积与镀层1的面积不同。焊料层9的面积与散热器2的底面面积相同，有利于将散热器2与焊料层9进行良好的连接。
焊料层9的面积的第四种实施方式：图11为本申请实施例提供的另一种芯片散热结构的结构示意图六，如图11所示，第一金属层3的面积和第二金属层4的面积是相同的，并且，焊料层9的面积与散热器2的下表面的面积是相同；其中，焊料层9的面积与镀层1的面积相同。
镀层1与芯片的位置关系包括以下几种实施方式。
镀层1与芯片的位置关系的第一种实施方式：图12为本申请实施例提供的另一种芯片散热结构的结构示意图七，如图12所示，如果晶圆8的上表面与塑封结构10的上表面齐平，则镀层1为厚度均匀的镀层1。
镀层1与芯片的位置关系的第二种实施方式：图13为本申请实施例提供的另一种芯片散热结构的结构示意图八，如图13所示，如果晶圆8的上表面低于塑封结构10的上表面，则镀层1为厚度并不均匀，镀层1中的第一金属层3会嵌入到塑封结构10的凹槽中。
镀层1与芯片的位置关系的第三种实施方式：图14为本申请实施例提供的另一种芯片散热结构的结构示意图九，如图14所示，如果晶圆8的上表面高于塑封结构10的上表面，则镀层1为厚度并不均匀，晶圆8嵌入到镀层1的第一金属层3中去。
本实施例中，得到芯片散热结构的工艺过程为以下过程。
第一步，晶圆切割。
图15为本申请实施例提供的切割后的晶圆的结构示意图，如图15所示，首先对晶圆8进行切割，得到如图15所示的切割后的晶圆8。
第二步，晶圆贴装。
图16为本申请实施例提供的芯片的工艺流程示意图一，如图16所示，将切割后的晶圆8分别贴装到每一个芯片的基板11上。
第三步，芯片塑封。
图17为本申请实施例提供的芯片的工艺流程示意图二，如图17所示，对每一个基板11上的晶圆8进行塑封处理，即采用塑封结构10封装晶圆8。
第四步，磁带支架。
图18为本申请实施例提供的芯片的工艺流程示意图三，如图18所示，对图17所示的各个芯片设置磁带支架(Tape Mount)，并进行条带加载(Strip Loading)处理。
第五步，金属层设置。
图19为本申请实施例提供的芯片的工艺流程示意图四，如图19所示，采用溅射方法或电镀方法，在芯片的上表面依次设置第一金属层3和第二金属层4。
第六步，剥离卸载。
图20为本申请实施例提供的芯片的工艺流程示意图五，如图20所示，去除芯片下方的条带。
第七步，分离处理。
图21为本申请实施例提供的芯片的工艺流程示意图六，如图21所示，对各个芯片进行带状分离处理(Strip Singulation)，得到每一个芯片。
第八步，焊料焊接。
可以在镀层1的第二金属层4上设置焊料层9，然后将散热器2与焊料层9进行焊接。
本实施例，通过提供由镀层1构成的芯片散热结构，芯片散热结构用于设置在芯片上，镀层1覆盖在芯片的晶圆8和塑封结构10上，散热器2通过焊料层9焊接在镀层1上；其中，镀层1包括依次设置的第一金属层3和第二金属层4；第一金属层3覆盖在晶圆8和塑封结构10上，第二金属层4覆盖在第一金属层3上；此外，可以在与镀层1上连接散热器2。在芯片顶部通过物理溅射的方式增加两个金属层，从而可以通过焊料层将散热器2焊接在金属层上，进而将散热器2固定到芯片的顶部；焊料层的主要成分为金属锡，金属层相对于传统散热器贴装的epoxy胶材，具有更高的导热系数，从而解决了芯片中胶材的散热瓶颈的问题；金属层和焊料层9进一步的加快了芯片的散热；可以提升芯片的散热效果，防止大量的热量损伤芯片。
图22为本申请实施例提供的芯片结构的结构示意图一，图23为本申请实施例提供的芯片结构的结构示意图二，如图22和图23所示，芯片结构包括芯片本体以及设置在芯片本体上的芯片散热结构，其中，芯片散热结构采用上述实施例提供的芯片散热结构。
示例性地，芯片本体包括了晶圆8、塑封结构10和基板11；在塑封结构10上开设凹槽，可以将晶圆8设置在凹槽内，进而塑封结构10将晶圆8进行封装，并且与晶圆8的上表面是外露的；将塑封结构10固定设置在基板11的一个侧面上；另外，还可以在基板11的另一个侧面上设置至少一个锡球12，锡球12用于与电路板连接，进而将芯片固定在电路板上。
然后在芯片本体上设置上述实施例提供的芯片散热结构，芯片散热结构的镀层1设置在芯片本体的晶圆8和塑封结构10上。芯片散热结构的结构和原理可以参见上述实施例，不再赘述。
本实施例中，可以在塑封结构10上开设有至少一个孔；至少一个孔中的一个或多个孔中设置有导热结构。可选的，导热结构为金属导热结构或非金属导热结构。从而通过在塑封结构10上开孔，并在孔中设置导热结构，进一步的对芯片结构进行散热。
例如，金属导热结构的材料包括铜、铝、银、锡、金、铁、铝合金中的至少一种或多种。非金属导热结构的材料包括树脂、陶瓷、石墨、石墨烯、水中的至少一种或多种。
本实施例，通过在芯片本体上设置上述实施例提供的芯片散热结构。通过提供由镀层1构成的芯片散热结构，芯片散热结构用于设置在芯片上，镀层1覆盖在芯片的晶圆8和塑封结构10上，其中，镀层1包括依次设置的第一金属层3和第二金属层4；此外，可以在与镀层1上连接散热器。在芯片顶部通过物理溅射的方式增加两个金属层，从而可以通过焊料层将散热器焊接在金属层上，进而将散热器固定到芯片的顶部；焊料层的主要成分为金属锡，金属层相对于传统散热器贴装的epoxy胶材，具有更高的导热系数，从而解决了芯片中胶材的散热瓶颈的问题；可以提升芯片的散热效果，防止大量的热量损伤芯片。
图24为本申请实施例提供的电路板的结构示意图，如图24所示，本申请实施例的电路板13上设置有至少一个上述实施例的芯片结构。
示例性地，电路板13上设置有至少一个上述实施例的芯片结构，芯片结构同锡球与电路板13进行固定连接。
对于电路板13上的芯片结构的位置和个数不做限制。例如，可以在电路板13的上表面设置至少一个芯片结构；或者，可以在电路板13的上表面设置至少一个芯片结构，并且，在电路板13的下表面设置至少一个芯片结构。
电路板13上的芯片结构的具体结构，可以相同或不同。例如，电路板13上的一个芯片结构中晶圆的上表面与塑封结构的上表面齐平，电路板13上的另一个芯片结构中晶圆的上表面低于塑封结构的上表面。
其中，芯片结构的结构和原理可以参见上述实施例，不再赘述。
本实施例，通过在电路板13上设置有至少一个上述实施例的芯片结构，在芯片结构上设置上述实施例提供的芯片散热结构。在芯片顶部通过物理溅射的方式增加两个金属层，从而可以通过焊料层将散热器焊接在金属层上，进而将散热器固定到芯片的顶部；焊料层的主要成分为金属锡，金属层相对于传统散热器贴装的epoxy胶材，具有更高的导热系数，从而解决了芯片中胶材的散热瓶颈的问题；可以提升芯片的散热效果，防止大量的热量损伤芯片。进一步地，对电路板13进行散热，防止热量损伤电路板13和电路板13上的元器件。
图25为本申请实施例提供的超算设备的结构示意图，如图25所示，本申请实施例提供的超算设备中设置有至少一个上述实施例提供的电路板13。
可选的，超算设备中的各电路板13之间相互并联。
可选的，超算设备的机箱上可设置有滑槽，滑槽用于与超算设备中的各电路板13滑动连接。
可选的，超算设备的机箱两侧还可设置有风扇，风扇的散热风道可与电路板13上的散热器的散热腔保持一致，从而快速的将机箱内电路板13产生的热量散发到机箱外，进而提供超算设备的性能。
示例性地，在超算设备中设置一个或多个电路板13，该电路板13采用上述实施例提供的电路板13。电路板13的结构和功能，可以参见上述实施例的介绍，不再赘述。
本实施例中，可以将多个电路板13进行并联，然后将并联的电路板13设置在超算设备中。在一种实施方式中，超算设备可以为超算服务器。
电路板13与超算设备的连接方式可以选择固定连接或滑动连接的方式。示例性地，可以在超算设备的机箱上设置有一个或多个滑槽，然后将电路板13设置在滑槽中，使得电路板13可以在滑槽上滑动。
其中，在超算设备中设置多个电路板13的时候，多个电路板13中的每一个电路板13的结构可以相同或不同。
每一个电路板13上设置有至少一个上述实施例的芯片结构，芯片结构同锡球与电路板13进行固定连接。
其中，芯片结构的结构和原理可以参见上述实施例，不再赘述。
本实施例，通过在超算设备中设置上述实施例提供一个或多个的电路板13，在每一个电路板13上设置有至少一个上述实施例的芯片结构，在芯片结构上设置上述实施例提供的芯片散热结构。在芯片顶部通过物理溅射的方式增加两个金属层，从而可以通过焊料层将散热器焊接在金属层上，进而将散热器固定到芯片的顶部；焊料层的主要成分为金属锡，金属层相对于传统散热器贴装的epoxy胶材，具有更高的导热系数，从而解决了芯片中胶材的散热瓶颈的问题；可以提升芯片的散热效果，防止大量的热量损伤芯片。进一步地，对电路板13进行散热，防止热量损伤电路板13和电路板13上的元器件。
当用于本申请中时，虽然术语“第一”、“第二”等可能会在本申请中使用以描述各元件，但这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区别开。比如，在不改变描述的含义的情况下，第一元件可以叫做第二元件，并且同样第，第二元件可以叫做第一元件，只要所有出现的“第一元件”一致重命名并且所有出现的“第二元件”一致重命名即可。第一元件和第二元件都是元件，但可以不是相同的元件。
本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”(a)、“一个”(an)和“所述”(the)旨在同样包括复数形式。类似地，如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本申请中时，术语“包括”(comprise)及其变型“包括”(comprises)和/或包括(comprising)等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。
所描述的实施例中的各方面、实施方式、实现或特征能够单独使用或以任意组合的方式使用。
上述技术描述可参照附图，这些附图形成了本申请的一部分，并且通过描述在附图中示出了依照所描述的实施例的实施方式。虽然这些实施例描述的足够详细以使本领域技术人员能够实现这些实施例，但这些实施例是非限制性的；这样就可以使用其它的实施例，并且在不脱离所描述的实施例的范围的情况下还可以做出变化。比如，流程图中所描述的操作顺序是非限制性的，因此在流程图中阐释并且根据流程图描述的两个或两个以上操作的顺序可以根据若干实施例进行改变。作为另一个例子，在若干实施例中，在流程图中阐释并且根据流程图描述的一个或一个以上操作是可选的，或是可删除的。另外，某些步骤或功能可以添加到所公开的实施例中，或两个以上的步骤顺序被置换。所有这些变化被认为包含在所公开的实施例以及权利要求中。
另外，上述技术描述中使用术语以提供所描述的实施例的透彻理解。然而，并不需要过于详细的细节以实现所描述的实施例。因此，实施例的上述描述是为了阐释和描述而呈现的。上述描述中所呈现的实施例以及根据这些实施例所公开的例子是单独提供的，以添加上下文并有助于理解所描述的实施例。上述说明书不用于做到无遗漏或将所描述的实施例限制到本申请的精确形式。根据上述教导，若干修改、选择适用以及变化是可行的。在某些情况下，没有详细描述为人所熟知的处理步骤以避免不必要地影响所描述的实施例。

Claims (19)

1.一种芯片散热结构，设置在芯片上，其特征在于，所述芯片散热结构包括：覆盖在所述芯片上的镀层；
其中，所述镀层包括依次设置的第一金属层和第二金属层。
2.根据权利要求1所述的芯片散热结构，其特征在于，所述芯片散热结构还包括：与所述镀层连接的散热器。
3.根据权利要求1所述的芯片散热结构，其特征在于，所述第一金属层覆盖在所述芯片上，所述第二金属层覆盖在所述第一金属层上。
4.根据权利要求1所述的芯片散热结构，其特征在于，所述芯片包括晶圆和塑封结构；
并且，所述镀层覆盖在所述芯片的晶圆和塑封结构上。
5.根据权利要求4所述的芯片散热结构，其特征在于，所述晶圆的上表面裸露。
6.根据权利要求1所述的芯片散热结构，其特征在于，所述镀层的面积与所述芯片的上表面的面积相同。
7.根据权利要求1-6任一项所述的芯片散热结构，其特征在于，所述第一金属层为合金金属层。
8.根据权利要求7所述的芯片散热结构，其特征在于，所述第一金属层的厚度为0.1-0.5微米。
9.根据权利要求1-6任一项所述的芯片散热结构，其特征在于，所述第二金属层为铜金属层。
10.根据权利要求9所述的芯片散热结构，其特征在于，所述第二金属层的厚度为2-6微米。
11.根据权利要求1-6任一项所述的芯片散热结构，其特征在于，所述第一金属层的面积和所述第二金属层的面积相同。
12.根据权利要求2所述的芯片散热结构，其特征在于，所述散热器通过焊料层焊接在所述镀层上。
13.根据权利要求12所述的芯片散热结构，其特征在于，所述焊料层中的焊料为锡。
14.根据权利要求13所述的芯片散热结构，其特征在于，所述焊料层的厚度为0.1-0.15毫米。
15.根据权利要求12所述的芯片散热结构，其特征在于，所述焊料层的面积与所述镀层的面积相同，或者，所述焊料层的面积与所述散热器的下表面的面积相同。
16.根据权利要求4或5所述的芯片散热结构，其特征在于，若所述晶圆的上表面与所述塑封结构的上表面齐平，所述镀层为厚度均匀的镀层；
若所述晶圆的上表面低于所述塑封结构的上表面，所述镀层嵌入到所述塑封结构中；
若所述晶圆的上表面高于所述塑封结构的上表面，所述晶圆嵌入到所述镀层中。
17.一种芯片结构，其特征在于，包括芯片本体以及设置在所述芯片本体上的如权利要求1-16任一项所述的芯片散热结构。
18.一种电路板，其特征在于，所述电路板上设置有至少一个如权利要求17所述的芯片结构。
19.一种超算设备，其特征在于，所述超算设备中设置有至少一个如权利要求18所述的电路板。
CN201821942992.XU 2018-03-21 2018-11-23 芯片散热结构、芯片结构、电路板和超算设备 Active CN209029363U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201821942992.XU CN209029363U (zh) 2018-11-23 2018-11-23 芯片散热结构、芯片结构、电路板和超算设备
PCT/CN2019/075041 WO2019179259A1 (en) 2018-03-21 2019-02-14 Chip heat dissipating structure, chip structure, circuit board, and computing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821942992.XU CN209029363U (zh) 2018-11-23 2018-11-23 芯片散热结构、芯片结构、电路板和超算设备

Publications (1)

Publication Number Publication Date
CN209029363U true CN209029363U (zh) 2019-06-25

Family

ID=66910629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821942992.XU Active CN209029363U (zh) 2018-03-21 2018-11-23 芯片散热结构、芯片结构、电路板和超算设备

Country Status (1)

Country Link
CN (1) CN209029363U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508947A (zh) * 2019-01-30 2020-08-07 联发科技股份有限公司 半导体封装和印刷电路板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508947A (zh) * 2019-01-30 2020-08-07 联发科技股份有限公司 半导体封装和印刷电路板
US11227846B2 (en) 2019-01-30 2022-01-18 Mediatek Inc. Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure
US11302657B2 (en) 2019-01-30 2022-04-12 Mediatek Inc. Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure
US11705413B2 (en) 2019-01-30 2023-07-18 Mediatek Inc. Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure
US11967570B2 (en) 2019-01-30 2024-04-23 Mediatek Inc. Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure

Similar Documents

Publication Publication Date Title
KR100968637B1 (ko) 열 전도 물질과 이의 제조 방법 및 시스템
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
US7489033B2 (en) Electronic assembly with hot spot cooling
US7119432B2 (en) Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package
US8647752B2 (en) Thermal interface material assemblies, and related methods
KR101751914B1 (ko) 전자 디바이스용 다층 열 방산 장치
US7759170B2 (en) Fabrication method of semiconductor package having heat dissipation device
CN110498384B (zh) 包括热延伸层的微电子模块和其制造方法
CN102683302A (zh) 一种用于单芯片封装和***级封装的散热结构
US20210280489A1 (en) Chip heat dissipating structure, chip structure, circuit board and supercomputing device
US20210125896A1 (en) Filled liquid metal thermal interface materials
US11881438B2 (en) First-level integration of second-level thermal interface material for integrated circuit assemblies
US20230128903A1 (en) Enhanced base die heat path using through-silicon vias
CN209029362U (zh) 芯片散热结构、芯片结构、电路板和超算设备
CN113097162A (zh) 散热片、芯片及电路板
CN209029363U (zh) 芯片散热结构、芯片结构、电路板和超算设备
US20210280504A1 (en) Chip heat dissipating structure, chip structure, circuit board and supercomputing device
US20160049349A1 (en) Systems and methods for thermal dissipation
US20090165302A1 (en) Method of forming a heatsink
US20040190245A1 (en) Radial heat sink with skived-shaped fin and methods of making same
CN209447784U (zh) 芯片散热结构、芯片结构、电路板和超算设备
US20210280493A1 (en) Chip heat dissipation structure, chip structure, circuit board and supercomputing device
JP2001358480A (ja) 複合式ヒートシンク及びその製造方法
CN109600973A (zh) 一种泡沫金属增强换热的电子模块结构
WO2016206374A1 (zh) 蜂窝金属散热器及其加工工艺

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant