CN208985152U - 通信*** - Google Patents
通信*** Download PDFInfo
- Publication number
- CN208985152U CN208985152U CN201821043497.5U CN201821043497U CN208985152U CN 208985152 U CN208985152 U CN 208985152U CN 201821043497 U CN201821043497 U CN 201821043497U CN 208985152 U CN208985152 U CN 208985152U
- Authority
- CN
- China
- Prior art keywords
- equipment
- main equipment
- main
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
一种通信***包括:主设备;以及N个从设备,耦合到同步数据总线,所述同步数据总线包括选择信道和传输信道,所述主设备和所述N个从设备串联耦合到所述选择信道并且并联耦合到所述传输信道,其中所述主设备和所述N个从设备被配置为:在所述选择信道上交换从设备选择数据以从所述N个从设备中选择所选从设备,以及在所述传输信道上在所述主设备与所述所选从设备之间传输数据。
Description
技术领域
本实用新型总体上涉及电子***,并且在特定实施例中涉及通信设备。
背景技术
串行***接口总线(SPI)是一种通常用于短距离通信的同步串行通信接口规范。在SPI总线上,电路根据主设备-从设备方案进行通信,其中主设备监测通信,传统上是以双工模式(或通常称为“全双工”模式,也就是说,其中通信在两个方向上同时发生的通信模式)。
也存在半双工模式,其中单个双向线路允许主设备与从设备之间在时间上以交替的方式进行交换。
图1A和图1B表示SPI总线的两种最常见的设置类型。
主***(或设备)M在时钟线SCK上生成时钟信号,并且通过使用从设备选择线SS上的从设备选择信号来选择它希望与之通信的从***(或设备),并且从设备响应于主设备的请求。
在每个时钟周期,主设备和从设备经由主设备输出从设备输入MOSI路径和主设备输入从设备输出MISO路径来交换一个比特。在8个时钟周期之后,主设备向从设备传输了一个字节,反之亦然。时钟信号的频率根据***设备特定的特性进行调节。
图1A表示SPI总线上的主设备M与n个从设备E1、E2、......、En的串联配置,其中***设备全部“以菊花链形式”一个接一个地链接。
在这个串联配置中,无论***设备的数目如何,SPI总线具有4条线路,但是仍然有很多缺点。例如,在第一时钟脉冲期间接收到的数据必须在其他时钟脉冲期间传输给其他从设备,以便最终到达最后的从设备。
因此,未被选择的从设备在通信期间必须仍然被激活,并且从设备的隔离故障会中断整个链路。
从设备在整个链中表现为移位寄存器,并且按照从设备选择信号SS的顺序执行包含在接收的最后的数据中的命令。
此外,由主设备生成的时钟信号的频率是固定的,并且受总线的最慢从设备的速度的限制。
图1B表示SPI总线上的主设备M与n个从设备E1、E2、......、En的并联配置,其中输出输入MOSI和输入输出MISO路径并联链接到所有从设备E1至En。
在这种并联配置中,每个从设备可以经由分别专用于它的从设备选择线SS1、SS2、SSn来被选择。
该配置具有以下优点:可以在每个从设备ES1至ESn处优化时钟信号的频率,并且未被选择的从设备可以保持不活动。
然而,图1B的主设备M的至少一个引脚专用于每个从设备ES1至ESn,这在电气布局中可能是有问题的。例如,32个从设备的寻址需要32个引脚,这在物理上可能是不合理的。
此外,无论是串联配置还是并联配置,设置都是静态的,并且链路在通信期间不能动态地扩大。
因此,期望提高SPI串行***接口类型的数据总线的性能。
实用新型内容
本实用新型的实施例旨在提供一种通信***,其提高SPI串行***接口类型的数据总线的性能。
根据一个方面,一种通信***包括:主设备;以及N个从设备,耦合到同步数据总线,所述同步数据总线包括选择信道和传输信道,所述主设备和所述N个从设备串联耦合到所述选择信道并且并联耦合到所述传输信道,其中所述主设备和所述N个从设备被配置为:在所述选择信道上交换从设备选择数据以从所述N个从设备中选择所选从设备,以及在所述传输信道上在所述主设备与所述所选从设备之间传输数据。
所述同步数据总线包括模式选择线,其中所述主设备被配置为在所述模式选择线上生成第一从设备配置命令,所述第一从设备配置命令被配置为在交换从设备选择数据之前将所述N个从设备置于串联模式,其中交换从设备选择数据以串联模式交换从设备选择数据,并且其中所述从设备选择数据包括由所述N个从设备进行的对从设备标识数据的传送以及由所述主设备进行的对从设备选择命令的传送。
所述N个从设备被配置为传送包括从设备特性的从设备标识数据,所述从设备特性包括由所述N个从设备中的每个从设备支持的最大时钟信号频率。
所述主设备和所述N个从设备被配置为传送包括耦合到所述同步数据总线的从设备的数目的枚举的标识数据。
所述主设备被配置为在所述模式选择线上生成第二从设备配置命令,所述第二从设备配置命令被配置为将所述所选从设备置于并联模式,并且其中在所述主设备与所述所选从设备之间传输数据包括以并联模式在所述主设备与所述所选从设备之间传输数据。
所述N个从设备和所述主设备形成链,并且所述N个从设备中的每个从设备被配置为通过在所述数据传输期间以及在交换所述从设备选择数据之前执行所述选择信道上的表示相应的链末端位置的存在信号的检测来检测所述相应的链末端位置,并且其中所述主设备被配置为通过在交换选择数据之前执行所述选择信道上的存在信号的检测来检测链末端位置。
所述N个从设备中的每个从设备被配置为当在所述选择信道上检测到存在信号时向耦合在所述选择信道的第一侧的第一端子施加拉电压并且向耦合在所述选择信道的第二侧的第二端子施加复位电压,并且其中所述第一端子处的所述拉电压的变化表示相邻的从设备的存在。
所述主设备和所述N个从设备被配置为周期性地检测链末端位置以检测从设备到所述同步数据总线的热连接或从设备与所述同步数据总线的热断开。
所述同步数据总线包括时钟线,并且其中所述主设备被配置为在所述时钟线上生成时钟信号以调节在耦合到所述同步数据总线的所述N个从设备之间的数据的交换和传输。
所述主设备和所述N个从设备被配置为生成根据串行***接口总线协议类型的命令、通信和数据传输。
所述选择信道包括在链中一个接一个地链接所述主设备和所述N个从设备的第一主设备输出从设备输入线和第一主设备输入从设备输出线,并且其中所述传输信道包括将所述N个从设备与所述主设备并联链接的第二主设备输出从设备输入线和第二主设备输入从设备输出线。
所述主设备和所述N个从设备包括:所述串行***接口总线类型的第一总线接口,包括时钟线端子、主设备输出从设备输入端子和主设备输入从设备输出端子;以及第二总线接口,包括:第一主设备输出从设备输入端子,第一主设备输入从设备输出端子,第二主设备输出从设备输入端子,第二主设备输入从设备输出端子,输出输入开关,将所述主设备输出从设备输入端子链接到所述第一主设备输出从设备输入端子和所述第二主设备输出从设备输入端子中的一个主设备输出从设备输入端子或另一主设备输出从设备输入端子,以及输入输出开关,将所述主设备输入从设备输出端子链接到所述第一主设备输入从设备输出端子和所述第二主设备输入从设备输出端子中的一个主设备输入从设备输出端子或另一主设备输入从设备输出端子。
根据另一方面,一种通信***包括:主设备和N个从设备,其中所述主设备包括:串行***接口总线类型的主设备总线接口,所述主设备总线接口包括:时钟端子,耦合到时钟线,主设备主设备输出从设备输入节点,主设备主设备输入从设备输出端子,并联耦合到所述N个从设备,以及主设备模式选择端子,并联耦合到所述N个从设备;第一主设备主设备输出从设备输入端子,耦合到所述N个从设备中的第一从设备;第二主设备主设备输出从设备输入端子,并联耦合到所述N个从设备;以及主设备输出输入开关,耦合在所述主设备主设备输出从设备输入节点与所述第一主设备主设备输出从设备输入端子和所述第二主设备主设备输出从设备输入端子之间,其中所述主设备输出输入开关被配置为将所述主设备主设备输出从设备输入节点链接到所述第一主设备主设备输出从设备输入端子和所述第二主设备主设备输出从设备输入端子中的一个主设备主设备输出从设备输入端子或另一主设备主设备输出从设备输入端子,并且其中所述N个从设备中的每个从设备包括:所述串行***接口总线类型的从设备总线接口,所述从设备总线接口包括:时钟端子,耦合到所述时钟线,从设备主设备输出从设备输入节点,从设备主设备输入从设备输出节点,以及从设备模式选择端子,耦合到所述主设备模式选择端子;第一从设备主设备输出从设备输入端子;第二从设备主设备输出从设备输入端子,耦合到所述第二主设备主设备输出从设备输入端子;从设备输出输入开关,耦合在所述从设备主设备输出从设备输入节点与所述第一从设备主设备输出从设备输入端子和所述第二从设备主设备输出从设备输入端子之间,其中所述从设备输出输入开关被配置为将所述从设备主设备输出从设备输入节点链接到所述第一从设备主设备输出从设备输入端子和所述第二从设备主设备输出从设备输入端子中的一个从设备主设备输出从设备输入端子或另一从设备主设备输出从设备输入端子;第一从设备主设备输入从设备输出端子;第二从设备主设备输入从设备输出端子,耦合到所述主设备主设备输入从设备输出端子;以及从设备输入输出开关,耦合在所述从设备主设备输入从设备输出节点与所述第一从设备主设备输入从设备输出端子和所述第二从设备主设备输入从设备输出端子之间,其中所述从设备输入输出开关被配置为将所述从设备主设备输入从设备输出节点链接到所述第一从设备主设备输入从设备输出端子和所述第二从设备主设备输入从设备输出端子中的一个从设备主设备输入从设备输出端子或另一从设备主设备输入从设备输出端子。
所述第一从设备的所述第一从设备主设备输出从设备输入端子耦合到所述第一主设备主设备输出从设备输入端子,并且其中所述第一从设备的所述第一从设备主设备输入从设备输出端子耦合到所述N个从设备中的第二从设备的第一从设备主设备输出从设备输入端子。
一些实施例涉及一种连接到同步数据总线的主设备和N个从设备之间的通信,同步数据总线包括与主设备和N个从设备串联连接的选择信道、以及与主设备和N个从设备并联连接的传输信道。在一些实施例中,由主设备和N个从设备在选择信道上实现的选择步骤,选择步骤包括从N个从设备中选择的从设备的选择;以及在传输信道上实现的传输步骤,传输步骤包括在主设备与所选择的从设备之间的数据传输。
使得可以利用串联型和并联型的配置的优点而不遭受其缺点。
有利地,同步数据总线包括模式选择线,并且选择步骤包括:用于将从设备置于串联模式、并且在模式选择线上传输并从主设备发出的第一从设备配置命令;在主设备与N个从设备之间的从设备标识数据的通信;以及从主设备发出的从设备选择命令的通信。
根据一个实施例,传输步骤包括旨在将所选择的从设备置于并联模式、并且在模式选择线上传输并从主设备发出的第二从设备配置命令。
从设备选择命令的通信还可以包括互补命令的通信,例如用于激活指示信号装置(telltale)的命令或者在给定持续时间内休息的命令。
根据一种实现方式,主设备和N个从设备形成链。链末端检测阶段在传输步骤的过程中并且在由每个从设备的选择步骤之前实现,并且在由主设备的选择步骤之前实现。链末端检测阶段包括在选择信道上检测表示设备的链末端位置或其他方面的存在信号。
换言之,链末端检测阶段在初始化步骤(也就是说,在选择步骤之前)和传输步骤的过程中由主设备和从设备中的每一个来实现。
有利地,对于每个设备,链末端检测阶段包括向连接在选择信道的第一侧的第一端子施加拉电压并且向连接在选择信道的第二侧的第二端子施加复位电压,拉电压的变化表示在信道的第一侧的方向上存在从设备。在这种情况下,拉电压的变化用作存在信号。
有利地,周期性地实现链末端检测阶段,以便检测从设备到总线的热连接或与总线的热断开。
这些实现方式使得能够动态地放大连接到总线的链,并且连接期望多的数目的设备而不修改通信协议。此外,根据有利的实现方式,使得能够热交换(添加或移除)设备,也就是说,当通信已经在同一总线上进行时。
根据一个实现方式,从设备标识数据的通信包括从设备特性的通信,从设备特性包括由N个从设备中的每一个支持的最大时钟信号频率。
因此,可以相对于与所选择的从设备相对应的从设备特性来优化数据的传输。
根据一种实现方式,标识数据的通信包括连接到总线的从设备的数目的枚举。
各种命令、通信和数据传输可以根据SPI串联***接口协议类型的同步数据通信协议来被调节。
根据另一方面,还提出了一种包括与包括选择信道和传输信道的同步数据总线连接的主设备和N个从设备的***,主设备和N个从设备与选择信道串联连接并且与传输信道并联连接,并且该***被配置为:在选择信道上交换从设备选择数据,以便从N个从设备中选择所选从设备;并且在传输信道上在主设备与所选从设备之间传输数据。
有利地,同步数据总线包括模式选择线,并且主设备被配置为在模式选择线上生成用于在交换从设备选择数据时将从设备置于串联模式的第一从设备配置命令,并且从设备选择数据包括由从设备进行的对从设备标识数据的通信以及由主设备进行的对从设备选择命令的通信。
有利地,主设备被配置为在模式选择线上生成用于在与所选从设备传输数据时将所选择的从设备置于并联模式的第二从设备配置命令。
根据一个实施例,N个从设备和主设备形成链,并且每个设备被配置为通过在传输数据的传输期间以及在交换选择数据之前执行选择信道上的表示设备的链末端位置或其他方面的存在信号的检测来检测链末端位置,并且主设备被配置为通过在交换选择数据之前执行选择信道上的表示设备的链末端位置或其他方面的存在信号的检测来检测链末端位置。
有利地,当在选择信道上检测到存在信号时,每个设备被配置为向连接在选择信道的第一侧上的第一端子施加拉电压并且向连接在选择信道的第二侧上的第二端子施加复位电压,测量期间的拉电压的变化表示在第一侧的方向上存在从设备。
有利地,主设备和N个从设备被配置为周期性地检测链末端位置,以便检测从设备到总线的热连接或与总线的热断开。
根据一个实施例,N个从设备被配置为传送包括从设备特性的从设备标识数据,从设备特性包括由N个从设备中的每一个支持的最大时钟信号频率。
有利地,主设备被配置为关于与所选择的从设备相对应的从设备特性来优化数据的传输。
根据一个实施例,主设备和从设备被配置为传送包括连接到总线的从设备的数目的枚举的标识数据。
根据一个实施例,同步数据总线包括时钟线,并且主设备被配置为在时钟线上生成用于调节在连接到总线的设备之间的数据的交换和传输的时钟信号。
有利地,主设备和从设备被配置为生成根据SPI串联***接口协议类型的同步数据通信协议来调节的各种命令、通信和数据传输。
根据一个实施例,选择信道包括在链中一个接一个地链接主设备和N个从设备的第一主设备输出从设备输入(MOSI)线和第一主设备输入从设备输出(MISO)线,并且传输信道包括将N个从设备与主设备并联链接的第二MOSI线和第二MISO线。
有利地,主设备和从设备包括SPI串联***接口类型的第一总线接口和第二总线接口,第一总线接口包括基本时钟线端子、基本MOSI端子和基本MISO端子,第二总线接口包括第一MOSI端子和第一MISO端子、以及第二MOSI端子和第二MISO端子,第二总线接口还包括将基本MOSI端子链接到第一MOSI端子和第二MOSI端子中的一个或另一个的输出输入开关、以及将基本MISO端子链接到第一MISO端子和第二MISO端子中的一个或另一个的输入输出开关。
此外,独立地提出了属于或预期属于诸如上文中定义的***的主设备和从设备。
这些实现方式和实施例允许主设备与多个从设备的通信,其仅限于六根导线,并且这使得有可能动态地改变两种类型的现有配置(并联或串联)以便获取最佳通信性能。此外,这些实现方式和实施例与在通信期间将从设备“热”***总线或从总线中“热”拔出从设备兼容。
根据本实用新型的实施例的通信***提高了SPI串行***接口类型的数据总线的性能。
附图说明
在研究完全非限制性实施例和实现方式以及附图的详细描述时,本实用新型的其他优点和特征将变得很清楚,在附图中:
先前描述的图1A和图1B表示传统的SPI配置;以及
图2至图7示意性地示出了本实用新型的各种实施例和实现方式。
具体实施方式
图2表示根据本实用新型的实施例的主设备MT以及与有利的同步SPI+数据总线一个接一个连续地连接的N个从设备ES1、ES2、ESN的示例性设置。
在这个实施例中,SPI+总线以传统方式包括并联布置并且旨在传送从主设备MT发出的时钟信号的时钟信号线SCK。
并联布置的模式选择线SS旨在传送从主设备MT发出的串联模式或并联模式从设备配置命令信号。
总线SPI+包括串联布置的选择信道和并联布置的传输信道。
选择信道包括MOSI线MOSIs和MISO线MISOs。
传输信道包括并联MOSI线MOSIp和并联MISO线MISOp。
在下文中,为了简明起见,术语“MOSI”和“MISO”将分别由术语“输出输入”和“输入输出”来表示。
如图3的粗线(粗体)所示,在选择信道中,主设备MT的串联输出输入线MOSIs连接到链的第一从设备ES1的串联输出输入线MOSIs。第一从设备ES1的串联输入输出线MISOs连接到链的第二从设备ES2的串联输出输入线MOSIs。第二从设备ES2的串联输入输出线MISOs连接到随后的从设备的串联输出输入线MOSIs,依此类推,直到最后的从设备ESN。
最后的从设备ESn的串联输入输出线就其本身而言回环到主设备的串联输入输出线。
在这个示例中,如在下文中结合图4时将特别清楚,假定传输信道中存在这个并联输入输出线MISOp,则在最后的从设备ESn与主设备MT之间使用的串联输入输出线与并联输入输出线MISOp是同一线。
如图4的粗线(粗体)所示,在传输信道中,主设备的并联输出输入线MOSIp链接到从设备的所有并联输出输入线MOSIp,正如主设备的并联输入输出线MISOp链接到从设备的所有并联输入输出线MISOp。
选择信道用于特别地传送从主设备发出的从设备选择通信和从设备标识通信。
传输信道用于特别地以针对所选择的从设备的能力而优化的方式来传送主设备与所选择的从设备之间的数据传输。
因此,每个从设备包括SPI+总线接口,SPI+总线接口包括旨在分别连接到时钟信号线SCK、串联输出输入线MOSIs、串联输入输出线MISOs、并联输出输入线MOSIp、并联输入输出线MISOp和模式选择线SS的六个链路。
此外,每个主设备MT和从设备ES1至ESN设备有利地包括SPI接口块BLSPI,SPI接口块BLSPI包括传统SPI接口端子:基本时钟信号端子SCK、基本输出输入端子MOSI和基本输入输出端子MISO。
SPI接口块BLSPI被配置为处理在输出输入MOSI和输入输出MISO端子上传送的数据,其根据通常的SPI协议通过时钟信号SCK的周期被调节。
这允许与连接到SPI+总线的各种设备的通信的高度兼容性。
因此,一方面,每个从设备的SPI+总线接口包括旨在将第一输出输入链路MOSIs或第二输出输入链路MOSIp耦合到块的基本输出输入端子MOSI的输出输入开关SWOI;另一方面,每个从设备的SPI+总线接口包括旨在将第一输入输出链路MISOs或第二输入输出链路MISOp耦合到块的基本输入输出端子MISO的输入输出开关SWIO。
换言之,输出输入SWOI和输入输出SWIO开关使得可以将相应的设备置于串联模式或并联模式。
同样,主设备的SPI+总线接口包括旨在将第一输出输入链路MOSIs或第二输出输入链路MOSIp耦合到块BLSPI的基本输出输入端子MOSI的输出输入开关SWMT。
这些各种开关可以例如通过本领域技术人员公知的并且在当前微控制器中可用的所谓的“交替(alternate)IO”功能来实施。更确切地说,输入输出(IO)引脚通过多路复用器连接到***设备,这里是块BLSPI。两个输入输出引脚可以因此对块BLSPI进行寻址。可连接到一个且相同的块(这里是块BLSPI)的这两个引脚是基于微控制器数据表中可用的表来从输入输出引脚列表中被选择的,该表提供所有输入输出引脚与所有***设备功能之间的组合。
虽然在图2至图4中未示出,但是主设备MT的SPI+总线接口可以进一步包括被配置为能够将第一输入输出链路MISOs或第二输入输出链路MISOp耦合到块BLSPI的基本输入输出端子MISO的输入输出开关。
即,对于主设备MT,这个输入输出开关总是被设置于将第二输入输出链路MISOp耦合到块BLSPI的基本输入输出端子MISO的位置,这是因为主设备MT的输入输出线MISOp在串联模式和并联模式之间的单一性质。
这使得可以利用对于主设备或从设备有利地相同的SPI+总线的接口。
在串联模式中,设备连接到SPI+接口的选择信道。在并联模式中,设备连接到SPI+接口的传输信道。
输出输入SWOI和输入输出SWIO开关由源自相应设备的控制信号来控制,例如,特别地根据在模式选择线SS上传送的信号来控制。
在一些实施例中,SPI+总线允许主设备MT通信并且通过使用模式选择线SS上的模式选择信号来动态地选择两种可能的配置(或模式)。
这个信号SS命令每个从设备在重新配置过程中以串联模式(用于总线监测目的)或以并联模式(用于数据传输和交换目的)运行。
使用SPI协议的单个实例,其根据模式选择信号SS在传输信道或选择信道上动态地(重新)路由。
SPI实例的MOSI和MISO线被热重新配置,并且成为选择信道的第一线MOSIs和MISOs或传输信道的第二线MOSIp和MISOp。
如果需要等待时段,则主设备可以至少等待该时段;类似地,如果需要通知信号,则主设备MT可以等待这个信号的接收。
在激活或重新初始化之后,SPI+总线可以自动配置为串联模式。
当需要数据传输时,SPI+总线切换并且以并联模式执行。
在从设备中,使用读取或写入状态监测寄存器,并且未选择的从设备进入存在检测过程,而所选择的从设备以并联模式有效地操作。
图5表示使得可以将设备一个接一个地连接到诸如先前结合图2至图4描述的SPI+数据总线的六引脚连接器CX1、CX2。
例如,连接器CX1属于与先前结合图2至图4描述的第一从设备ES1相关联的SPI+总线接口,并且另一连接器CX2属于与先前结合图2至图4描述的第二从设备ES2相关联的SPI+总线接口。
连接器包括具有六个插座1、2、3、4、5、6的母侧F和具有六个引脚1、2、3、4、5、6的公侧M。连接在一起的一对插座和引脚由术语“点”引用,之后是相同的参考。
每个连接器CX的点1到4形成SPI+总线的并联连接,即,时钟信号线SCK到点4、模式选择线SS到点1以及传输信道到点2和3,即,输出输入线MOSIp到点2并且输入输出线MISOp到点3。
点5将从设备ES1的串联输入输出线MISOs连接到其相邻ES2的串联输出输入线MOSIs。
在这个表示中,点6将从设备ES1的另一串联输出输入线MOSIs'连接到其相邻ES2的另一串联输入输出线MISOs'。
其他串联输出输入MOSIs'和串联输入输出MISOs'线是不形成选择信道或传输信道的“虚拟”线,但是允许对称***(即,通过将新设备的引脚M耦合在链的最后的设备的插座F中,或者相反通过将新设备的插座F耦合在链的最后的设备的引脚M上,从设备可以同等地被很好地添加到链)。
连接器CX1至CX2的这种架构进一步表现出允许一个且相同连接器与主设备或从设备同等地很好地兼容的优点,从硬件角度来看提供了有利的模块化;并且如下文中详细描述,在左侧操作检测(例如,在主设备成为从设备的情况下)的优点,以便知道设备是否处于主配置。
而且,图5表示用于在选择信道上检测邻居从设备的存在的配置。特别地,这种配置允许主设备或从设备检测连接到其右侧的从设备的存在;在图5的取向上,连接在插座F一侧。
对于主设备,这使得可以验证从设备被连接以便在SPI+总线上发起通信。
对于从设备,这使得可以确定它是否是连接到SPI+总线的最后的设备。
如果(最后的)从设备(ESN)未检测到邻居从设备的存在,则其配置其SPI+总线接口以将其基本输入输出线MISO循环回传输信道的并联输入输出线MISOp上的主设备MT。
存在检测配置包括向连接在选择信道的一侧F的端子施加电阻性(resistive)拉电压,并且向连接在选择信道的另一侧M的端子施加稳固的复位电压。
如果从设备连接到SPI+总线,则稳固的复位电压的施加将导致拉电压变化,这对应于邻居从设备的存在。
在图5所示的示例中,通过经由电阻器R耦合高电平VDD的参考电压源来向插座5、也就是串联路径的串联输入输出线MISOs施加电阻性拉电压。通过直接耦合低电平GND的参考电压源来向引脚5、也就是串联路径的串联输出输入线MOSIs施加复位电压。
如果两个设备彼此连接,则其插座5和引脚5在点5处链接,并且复位电压被稳固地施加到该点,由此引起点5的电阻性电压的值发生变化,也就是说在这个示例中下降。
如果没有设备连接,则插座5的电压不变,也就是说在这个示例中保持在高电平。
插座5上的电压电平的测量因此使得从设备能够检测相邻设备的存在。
有利地,在并联模式从设备配置命令期间,这种配置通过从设备未被选择来以周期性方式来实现。
这种配置因此允许检测设备与SPI+总线的热连接或从SPI+总线的热断开,并且还使得能够知道从设备是否是连接到总线的最后的从设备。
因此,可以将从设备***SPI+总线并且将从设备从其中拔出而不中断任何处理,SPI+总线接口能够根据连接到SPI+总线的设备来自行配置。
有利地,主设备被配置为在以串联模式在SPI+总线上开始通信之前,在串联路径上实现邻居从设备的存在的这样的检测。
此外,邻居设备检测可以在六引脚连接器的另一侧、也就是说在公侧M上实现。
对于主设备,这使得可以检查另一主设备是否连接,在这种情况下,它成为从设备。
对于从设备,这使得可以确定总线的链是否被切断。如果它被切断,则该从设备可以成为主设备。
通过例如向引脚6施加电阻性拉电压并且例如向插座6施加复位电压并且通过检测拉电压的变化(如果有的话),在公侧M的检测根据与在母侧F的检测完全相同的原理来实现。
图6表示根据本实用新型的实施例的在主设备侧上的结合图2至图5描述的在SPI+总线上的通信600的示例性实现方式。
在SPI+总线上的通信的开始601处,例如当接通主设备时或者接着主设备的重新初始化,主设备在步骤602期间以第一双工模式(串联模式)配置其自身。主设备可以在其以串联模式602的配置期间在模式选择线SS上分派第一串联模式从设备配置命令。
例如,第一串联模式从设备配置命令可以通过存在于模式选择线SS上的信号的下降沿来传送。
主设备在步骤604期间检测从设备是否连接到总线,例如以先前结合图5描述的方式。
换言之,在由主设备的初始化步骤(在选择步骤之前)的过程中实现链末端检测阶段。这使得主设备能够知道是否有至少一个从设备连接到SPI+总线。
如果是这种情况,则在步骤606期间,主设备将其自身置于待机状态以等待源自连接到总线的最后的从设备的从设备通知(例如,如图7的步骤706所示)。
如果不是这种情况,则在步骤608期间,主设备将其自身置于待机状态以等待热连接的检测。只要没有检测到连接,则主设备保持待机状态以等待热连接的检测(步骤608)。
当检测到连接时,设备在步骤606期间将其自身置于待机状态以等待从设备通知。
为了简化SPI+总线上的通信方法,也可以通过执行固定的暂停时间来实现等待从设备通知的阶段(步骤606),而不需要由从设备的从设备通知。
在接收到从设备通知或经过暂停时间(606)之后,主设备在步骤610期间开始请求所连接的从设备的数目的枚举。
主设备必须确定总线上从设备的总数,以便能够将其自身寻址到所有从设备或独立地寻址到从设备。
例如,在串联路径上根据需要多次分派包含几个比特上的回波(echo)命令的写入操作,直到主设备接收到这个回波。回波命令的分派次数等于连接到SPI+总线的从设备的数目。
之后,主设备仍然以串联模式分派对于从设备标识数据的通信的请求612。
例如,标识数据的通信包括从设备特性的通信,从设备特性诸如由每个从设备支持的最大时钟信号频率、每个从设备的功能等。
这使得可以利用适当的时钟速度(在并联模式中)独立地寻址从设备,并且(在串联模式中)将时钟设置为链中处理的最小频率。
例如,标识数据的通信包括专用于每个枚举的从设备(数目为N)的读取操作,之后是用于恢复结果的N个空白操作。模式选择信号的正脉冲可以使得可以强制每个从设备中的处理。
操作606、610和612被包括在从设备标识614的一般阶段中。
之后,从主设备的角度来看,在步骤616期间,SPI+总线被认为准备就绪。
如果主设备需要实现与总线的从设备之一的数据传输,则其在步骤618期间在串联路径上将从设备选择信号传送给所选择的从设备。
否则,在步骤608期间,主设备将其自身置于待机状态以等待检测热连接。只要没有检测到连接,主设备就在步骤616期间测试是否需要实现数据传输并且将其自身置回待机状态以等待检测热连接(步骤608)。
当选择信号被传输到所选择的设备时,主设备以并联模式配置其自身并且在模式选择线SS上以并联模式分派从设备选择命令。例如,从设备选择命令可以被编码在单个比特上。
之后,在步骤622期间在总线的并联路径中的数据传输以关于所选择的从设备的从设备特性、特别地是由所选择的从设备支持的最大时钟信号频率而被优化的方式来实现。
图7表示根据本实用新型的实施例的在从设备侧上的结合图2至图5描述的在SPI+总线上的通信700的示例性实现方式。
在SPI+总线上的通信的开始701处,例如在初始化阶段期间,诸如在接通或重新初始化从设备时,从设备以第一双工模式(串联模式)自动配置其自身。
然后,从设备在步骤702期间检测邻居从设备是否连接到总线,例如以先前结合图5描述的方式。
如果是这种情况,则在步骤708期间,从设备以“正常”串联模式配置其自身,这个从设备的串联输入输出线MISOs连接到随后的从设备的串联输出输入线MOSIs。之后,在步骤710期间,正常的从设备将其自身置于待机状态以等待接收命令。
如果不是这种情况,则在步骤704期间,从设备以“链末端”串联模式配置其自身,这个从设备的串联输入输出线连接到主设备的并联输出输入线MOSIp。
然后,最后的从设备在步骤706期间向主设备通知其存在,确认SPI+总线的选择信道的循环(looping)。
之后,在步骤710期间,从设备将其自身置于待机状态以等待接收命令。
当接收到源自主设备的命令时,从设备在步骤712期间执行该命令。该命令可以是例如对从设备标识数据的通信的请求(步骤612)、回波命令的传输、或从设备选择。
如果从设备已经接收到从设备选择并且如果在步骤714期间在模式选择线上接收到第二并联模式从设备配置命令,则从设备以并联模式配置其自身并且根据主设备的命令来实现数据传输。
例如,第二并联模式从设备配置命令可以通过存在于模式选择线SS上的信号的上升沿来传送。
否则(步骤714),从设备在步骤710期间将其自身置于待机状态以等待接收命令。
如果没有命令被传送,则从设备在步骤718期间将其自身置于待机状态以等待检测热连接。
如果未检测到连接,则从设备将其自身置于待机状态以等待检测热连接/断开(例如,如图6的步骤608所示)。
如果未检测到连接,则设备将其自身置于待机状态以等待接收命令(步骤710)等等,直到接收到命令或者直到从设备热连接/断开。
如果检测到热连接/断开,则设备重新开始链末端从设备检测步骤702和随后的步骤。
因此,链末端检测阶段由每个从设备在初始化步骤的过程中(即,在选择步骤之前)以及在传输步骤的过程中实现。
在一些实施例中,无论从设备的数目如何,单主设备/多从设备SPI+总线仅包括六根导线。SPI+总线使得可以在并联和串联拓扑之间动态切换,以便获取通信流的最佳性能,而且具有在执行期间拥有热插/拔的补充功能的某些灵活性。
从设备可以例如具有按钮、电池、传感器、电机、调制解调器、指纹阅读器、GPS、显示器、射频传输级的简单功能,这些功能与总线链接形成更复杂和可裁剪的***。
此外,例如,虽然已经描述了适用于双工(“全双工”)通信的实施例和实现方式,但是本实用新型不限于这些实施例,而是包括其所有变体,本实用新型仍然与半双工通信兼容。此外,先前结合图5描述的六引脚连接器作为示例给出,因为其具有实现邻居设备的检测的各点。
Claims (14)
1.一种通信***,其特征在于,包括:
主设备;以及
N个从设备,耦合到同步数据总线,所述同步数据总线包括选择信道和传输信道,所述主设备和所述N个从设备串联耦合到所述选择信道并且并联耦合到所述传输信道,其中所述主设备和所述N个从设备被配置为:
在所述选择信道上交换从设备选择数据以从所述N个从设备中选择所选从设备,以及
在所述传输信道上在所述主设备与所述所选从设备之间传输数据。
2.根据权利要求1所述的通信***,其特征在于,其中所述同步数据总线包括模式选择线,其中所述主设备被配置为在所述模式选择线上生成第一从设备配置命令,所述第一从设备配置命令被配置为在交换从设备选择数据之前将所述N个从设备置于串联模式,其中交换从设备选择数据以串联模式交换从设备选择数据,并且其中所述从设备选择数据包括由所述N个从设备进行的对从设备标识数据的传送以及由所述主设备进行的对从设备选择命令的传送。
3.根据权利要求2所述的通信***,其特征在于,其中所述N个从设备被配置为传送包括从设备特性的从设备标识数据,所述从设备特性包括由所述N个从设备中的每个从设备支持的最大时钟信号频率。
4.根据权利要求2所述的通信***,其特征在于,其中所述主设备和所述N个从设备被配置为传送包括耦合到所述同步数据总线的从设备的数目的枚举的标识数据。
5.根据权利要求2所述的通信***,其特征在于,其中所述主设备被配置为在所述模式选择线上生成第二从设备配置命令,所述第二从设备配置命令被配置为将所述所选从设备置于并联模式,并且其中在所述主设备与所述所选从设备之间传输数据包括以并联模式在所述主设备与所述所选从设备之间传输数据。
6.根据权利要求1所述的通信***,其特征在于,其中所述N个从设备和所述主设备形成链,并且所述N个从设备中的每个从设备被配置为通过在所述数据传输期间以及在交换所述从设备选择数据之前执行所述选择信道上的表示相应的链末端位置的存在信号的检测来检测所述相应的链末端位置,并且其中所述主设备被配置为通过在交换选择数据之前执行所述选择信道上的存在信号的检测来检测链末端位置。
7.根据权利要求6所述的通信***,其特征在于,其中所述N个从设备中的每个从设备被配置为当在所述选择信道上检测到存在信号时向耦合在所述选择信道的第一侧的第一端子施加拉电压并且向耦合在所述选择信道的第二侧的第二端子施加复位电压,并且其中所述第一端子处的所述拉电压的变化表示相邻的从设备的存在。
8.根据权利要求6所述的通信***,其特征在于,其中所述主设备和所述N个从设备被配置为周期性地检测链末端位置以检测从设备到所述同步数据总线的热连接或从设备与所述同步数据总线的热断开。
9.根据权利要求1所述的通信***,其特征在于,其中所述同步数据总线包括时钟线,并且其中所述主设备被配置为在所述时钟线上生成时钟信号以调节在耦合到所述同步数据总线的所述N个从设备之间的数据的交换和传输。
10.根据权利要求1所述的通信***,其特征在于,其中所述主设备和所述N个从设备被配置为生成根据串行***接口总线协议类型的命令、通信和数据传输。
11.根据权利要求1所述的通信***,其特征在于,其中所述选择信道包括在链中一个接一个地链接所述主设备和所述N个从设备的第一主设备输出从设备输入线和第一主设备输入从设备输出线,并且其中所述传输信道包括将所述N个从设备与所述主设备并联链接的第二主设备输出从设备输入线和第二主设备输入从设备输出线。
12.根据权利要求11所述的通信***,其特征在于,其中所述主设备和所述N个从设备包括:
串行***接口总线类型的第一总线接口,包括时钟线端子、主设备输出从设备输入端子和主设备输入从设备输出端子;以及
第二总线接口,包括:
第一主设备输出从设备输入端子,
第一主设备输入从设备输出端子,
第二主设备输出从设备输入端子,
第二主设备输入从设备输出端子,
输出输入开关,将所述主设备输出从设备输入端子链接到所述第一主设备输出从设备输入端子和所述第二主设备输出从设备输入端子中的一个主设备输出从设备输入端子或另一主设备输出从设备输入端子,以及
输入输出开关,将所述主设备输入从设备输出端子链接到所述第一主设备输入从设备输出端子和所述第二主设备输入从设备输出端子中的一个主设备输入从设备输出端子或另一主设备输入从设备输出端子。
13.一种通信***,其特征在于,包括:
主设备和N个从设备,其中所述主设备包括:
串行***接口总线类型的主设备总线接口,所述主设备总线接口包括:
时钟端子,耦合到时钟线,
主设备主设备输出从设备输入节点,
主设备主设备输入从设备输出端子,并联耦合到所述N个从设备,以及
主设备模式选择端子,并联耦合到所述N个从设备;
第一主设备主设备输出从设备输入端子,耦合到所述N个从设备中的第一从设备;
第二主设备主设备输出从设备输入端子,并联耦合到所述N个从设备;以及
主设备输出输入开关,耦合在所述主设备主设备输出从设备输入节点与所述第一主设备主设备输出从设备输入端子和所述第二主设备主设备输出从设备输入端子之间,其中所述主设备输出输入开关被配置为将所述主设备主设备输出从设备输入节点链接到所述第一主设备主设备输出从设备输入端子和所述第二主设备主设备输出从设备输入端子中的一个主设备主设备输出从设备输入端子或另一主设备主设备输出从设备输入端子,并且其中所述N个从设备中的每个从设备包括:
所述串行***接口总线类型的从设备总线接口,所述从设备总线接口包括:
时钟端子,耦合到所述时钟线,
从设备主设备输出从设备输入节点,
从设备主设备输入从设备输出节点,以及
从设备模式选择端子,耦合到所述主设备模式选择端子;
第一从设备主设备输出从设备输入端子;
第二从设备主设备输出从设备输入端子,耦合到所述第二主设备主设备输出从设备输入端子;
从设备输出输入开关,耦合在所述从设备主设备输出从设备输入节点与所述第一从设备主设备输出从设备输入端子和所述第二从设备主设备输出从设备输入端子之间,其中所述从设备输出输入开关被配置为将所述从设备主设备输出从设备输入节点链接到所述第一从设备主设备输出从设备输入端子和所述第二从设备主设备输出从设备输入端子中的一个从设备主设备输出从设备输入端子或另一从设备主设备输出从设备输入端子;
第一从设备主设备输入从设备输出端子;
第二从设备主设备输入从设备输出端子,耦合到所述主设备主设备输入从设备输出端子;以及
从设备输入输出开关,耦合在所述从设备主设备输入从设备输出节点与所述第一从设备主设备输入从设备输出端子和所述第二从设备主设备输入从设备输出端子之间,其中所述从设备输入输出开关被配置为将所述从设备主设备输入从设备输出节点链接到所述第一从设备主设备输入从设备输出端子和所述第二从设备主设备输入从设备输出端子中的一个从设备主设备输入从设备输出端子或另一从设备主设备输入从设备输出端子。
14.根据权利要求13所述的通信***,其特征在于,其中所述第一从设备的所述第一从设备主设备输出从设备输入端子耦合到所述第一主设备主设备输出从设备输入端子,并且其中所述第一从设备的所述第一从设备主设备输入从设备输出端子耦合到所述N个从设备中的第二从设备的第一从设备主设备输出从设备输入端子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1756292 | 2017-07-04 | ||
FR1756292A FR3068797B1 (fr) | 2017-07-04 | 2017-07-04 | Procede de communication entre un dispositif maitre et n dispositifs esclaves connectes sur un bus de donnees synchrone du type spi et dispositif correspondant |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208985152U true CN208985152U (zh) | 2019-06-14 |
Family
ID=60450750
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821043497.5U Withdrawn - After Issue CN208985152U (zh) | 2017-07-04 | 2018-07-03 | 通信*** |
CN201810718529.5A Active CN109213715B (zh) | 2017-07-04 | 2018-07-03 | 通信方法和相应的设备 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810718529.5A Active CN109213715B (zh) | 2017-07-04 | 2018-07-03 | 通信方法和相应的设备 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10552366B2 (zh) |
EP (1) | EP3425517B1 (zh) |
CN (2) | CN208985152U (zh) |
FR (1) | FR3068797B1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109213715A (zh) * | 2017-07-04 | 2019-01-15 | 意法半导体(大西部)公司 | 通信方法和相应的设备 |
CN112699075A (zh) * | 2020-12-25 | 2021-04-23 | 成都天锐星通科技有限公司 | 通讯方法、装置、计算机设备和可读存储介质 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019205058B4 (de) * | 2019-04-09 | 2021-03-18 | TE Connectivity Sensors Germany GmbH | Busfähiges Sensorelement und Kommunikationsanordnung |
CN110222000B (zh) * | 2019-06-21 | 2021-06-08 | 天津市滨海新区信息技术创新中心 | 一种AXI stream数据帧总线合路装置 |
CN111241194A (zh) * | 2020-01-02 | 2020-06-05 | 浙江口碑网络技术有限公司 | 一种数据同步方法及装置 |
EP4033370B1 (en) * | 2021-01-22 | 2023-11-15 | Aptiv Technologies Limited | Communications system and method of operating the same |
US11928065B2 (en) * | 2021-02-25 | 2024-03-12 | Stmicroelectronics S.R.L. | Digital interrupt management system with bidirectional selection lines |
CN113067760A (zh) * | 2021-03-10 | 2021-07-02 | 深圳市智莱科技股份有限公司 | 换电柜的通信方法、***、设备以及存储介质 |
CN113037516B (zh) * | 2021-04-06 | 2022-07-22 | 北京集创北方科技股份有限公司 | 通信方法、装置及*** |
TWI812194B (zh) * | 2022-04-27 | 2023-08-11 | 凌通科技股份有限公司 | 序列周邊介面相容性擴展切換方法與使用其之嵌入式系統 |
CN115328845B (zh) * | 2022-08-26 | 2023-05-12 | 润芯微科技(江苏)有限公司 | 一种四线串行外设接口通信协议设计的方法 |
CN117194300B (zh) * | 2023-08-30 | 2024-05-28 | 深圳市英锐恩科技有限公司 | 多设备串联同步方法、装置、***及电子设备 |
CN117251403B (zh) * | 2023-11-08 | 2024-05-14 | 北京紫光芯能科技有限公司 | 一种spi协议主从设备的通讯模式配置方法及装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2854540A1 (de) * | 1978-12-16 | 1980-06-26 | Bayer Ag | Kraftstoffe |
US5963464A (en) * | 1998-02-26 | 1999-10-05 | International Business Machines Corporation | Stackable memory card |
WO2006027020A1 (en) * | 2004-09-10 | 2006-03-16 | Freescale Semiconductor, Inc. | Apparatus and method for multiple endian mode bus matching |
US7378873B1 (en) * | 2006-06-02 | 2008-05-27 | Lattice Semiconductor Corporation | Programmable logic device providing a serial peripheral interface |
US7788438B2 (en) | 2006-10-13 | 2010-08-31 | Macronix International Co., Ltd. | Multi-input/output serial peripheral interface and method for data transmission |
US7673084B2 (en) * | 2007-02-20 | 2010-03-02 | Infineon Technologies Ag | Bus system and methods of operation using a combined data and synchronization line to communicate between bus master and slaves |
CN101755259A (zh) * | 2007-07-20 | 2010-06-23 | Nxp股份有限公司 | 用于通信总线的自动地址分配 |
JP2011527146A (ja) * | 2008-06-23 | 2011-10-20 | ハート コミュニケーション ファウンデーション | ワイヤレス通信ネットワークアナライザ |
TWI406135B (zh) * | 2010-03-09 | 2013-08-21 | Nuvoton Technology Corp | 資料傳輸系統與可編程序列周邊介面控制器 |
US8384427B1 (en) * | 2010-04-01 | 2013-02-26 | Lattice Semiconductor Corporation | Configuring multiple programmable logic devices with serial peripheral interfaces |
EP2388960B1 (en) * | 2010-05-18 | 2012-12-12 | O2 Micro, Inc. | Intelligent bus address self-configuration in a multi-module system |
US8433838B2 (en) * | 2010-09-17 | 2013-04-30 | International Business Machines Corporation | Remote multiplexing devices on a serial peripheral interface bus |
US8478917B2 (en) * | 2010-09-22 | 2013-07-02 | Microsoft Corporation | Automatic addressing protocol for a shared bus |
US20130257667A1 (en) * | 2012-03-30 | 2013-10-03 | Broadcom Corporation | Antenna Tuning |
US9274997B2 (en) * | 2012-05-02 | 2016-03-01 | Smsc Holdings S.A.R.L. | Point-to-point serial peripheral interface for data communication between devices configured in a daisy-chain |
EP2898500B1 (en) * | 2012-09-24 | 2021-11-03 | Digital Underground Media Inc. | Control of flicker in display images using light emitting element arrays as viewed by a viewer in motion |
US20150102943A1 (en) | 2013-10-10 | 2015-04-16 | Datang Nxp Semiconductors Co., Ltd. | Daisy-chain communication bus and protocol |
ES2643437T3 (es) * | 2014-09-26 | 2017-11-22 | Oberthur Technologies | Interfaz periférica serie |
JP2016111651A (ja) * | 2014-12-10 | 2016-06-20 | 本田技研工業株式会社 | 制御システム |
US9829913B2 (en) * | 2015-06-02 | 2017-11-28 | Goodrich Corporation | System and method of realignment of read data by SPI controller |
US10366028B2 (en) * | 2016-09-29 | 2019-07-30 | Ossia Inc. | Systems and methods for device communications |
FR3068797B1 (fr) * | 2017-07-04 | 2019-07-19 | STMicroelectronics (Grand Ouest) SAS | Procede de communication entre un dispositif maitre et n dispositifs esclaves connectes sur un bus de donnees synchrone du type spi et dispositif correspondant |
-
2017
- 2017-07-04 FR FR1756292A patent/FR3068797B1/fr not_active Expired - Fee Related
-
2018
- 2018-06-20 EP EP18178763.1A patent/EP3425517B1/fr active Active
- 2018-07-03 US US16/027,062 patent/US10552366B2/en active Active
- 2018-07-03 CN CN201821043497.5U patent/CN208985152U/zh not_active Withdrawn - After Issue
- 2018-07-03 CN CN201810718529.5A patent/CN109213715B/zh active Active
-
2020
- 2020-01-02 US US16/732,990 patent/US10853305B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109213715A (zh) * | 2017-07-04 | 2019-01-15 | 意法半导体(大西部)公司 | 通信方法和相应的设备 |
CN109213715B (zh) * | 2017-07-04 | 2023-05-16 | 意法半导体(大西部)公司 | 通信方法和相应的设备 |
CN112699075A (zh) * | 2020-12-25 | 2021-04-23 | 成都天锐星通科技有限公司 | 通讯方法、装置、计算机设备和可读存储介质 |
CN112699075B (zh) * | 2020-12-25 | 2023-02-24 | 成都天锐星通科技有限公司 | 通讯方法、装置、计算机设备和可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
US20190012291A1 (en) | 2019-01-10 |
US10853305B2 (en) | 2020-12-01 |
CN109213715B (zh) | 2023-05-16 |
FR3068797A1 (fr) | 2019-01-11 |
FR3068797B1 (fr) | 2019-07-19 |
EP3425517A1 (fr) | 2019-01-09 |
US20200142855A1 (en) | 2020-05-07 |
EP3425517B1 (fr) | 2023-05-31 |
US10552366B2 (en) | 2020-02-04 |
CN109213715A (zh) | 2019-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN208985152U (zh) | 通信*** | |
US10642769B2 (en) | Serial peripheral interface daisy chain mode system and apparatus | |
CN102104515B (zh) | 耦合装置、包括耦合装置的***和用于该***的方法 | |
EP3274856B1 (en) | Low-power and low-latency device enumeration with cartesian addressing | |
CN104881382A (zh) | 一种主从设备连接装置及其地址识别方法 | |
CN105159860A (zh) | Iic扩展***及方法 | |
CN111538689B (zh) | 两端异构的多通道pcie转接卡 | |
CN105446930A (zh) | 一种单选择端spi主从式多机双向通信方法 | |
CN108647180A (zh) | 一种运算***及相应的电子设备 | |
CN107908584B (zh) | 一种多路rs-485通信网络 | |
CN106713094B (zh) | 一种1394数据采集模块 | |
CN102081586A (zh) | 多i2c插槽电路***及传送i2c信号的方法 | |
US20060206626A1 (en) | Instrument and communications controller for instrument | |
US5668716A (en) | Controller for two-way serial transmission and adapter for serial port | |
CN104133792B (zh) | 精简串行总线通信方法及*** | |
WO2002067515A1 (en) | Method and system for generating multiple self-id packets on the 1394 bus using a standard phy chip | |
WO2023148167A1 (en) | A daisy chain connected master-slave communication system and a method of operating thereof | |
CN106200560B (zh) | 伺服器控制***的伺服器id设定方法 | |
CN113194048B (zh) | 一种动态切换cpu与gpu拓扑的装置及使用方法 | |
CN201820120U (zh) | 自适应多总线执行机构控制器 | |
CN100444124C (zh) | 一种串行接口电路的测试方法和*** | |
CN105974890B (zh) | 一种伺服器 | |
CN205068372U (zh) | 一种主从设备连接装置 | |
CN109901540B (zh) | 一种并机can匹配电阻自动匹配方法、电路及设备 | |
CN113722264B (zh) | 一种单片机之间的通信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20190614 Effective date of abandoning: 20230516 |
|
AV01 | Patent right actively abandoned |
Granted publication date: 20190614 Effective date of abandoning: 20230516 |
|
AV01 | Patent right actively abandoned | ||
AV01 | Patent right actively abandoned |