CN208985029U - 电压转换电路及数据运算单元、芯片、算力板和计算设备 - Google Patents

Abstract

本实用新型提供一种电压转换电路及数据运算单元、芯片、算力板和计算设备。电压转换电路包括输入端，用于第一电平信号的输入；输出端，用于第二电平信号的输出；差分输入单元，用于反相所述输入端的第一电平信号，并输出差分输入信号；转换单元，用于将所述差分输入信号的第一电平转换成第二电平信号；输出驱动单元，用于将所述第二电平信号输出至所述输出端；其特征在于，还包括设置在所述输入端与所述转换单元之间的辅助下拉单元，所述辅助下拉单元接收所述输出驱动单元的反馈信号，以提高所述转换单元识别所述差分输入信号的能力，从而使得本实用新型的电压转换电路能够实现从输入低电压到输出高电压的转换。

Description

电压转换电路及数据运算单元、芯片、算力板和计算设备

技术领域

本实用新型涉及一种电压转换器(LVL，Level-Shifter)，特别涉及一种在计算设备中应用的全摆幅电压转换电路(Full Swing Level-Shifter)及应用其的运算单元、芯片、算力板和计算设备。

背景技术

多电压域(Multi-supply voltage domain)供电技术越来越广泛的应用于片上芯片***(System-on-chip，SoC)及多处理器计算结构中。在应用了多电压域技术的芯片中，该芯片通常含有多个独立的电压域或电压岛，并且每个电压域下的模块根据其时序的要求工作在恰当的电源电压下。通常，对于时序比较关键的模块，它通常工作在高的电源电压下(VDDH)下，以满足芯片对速度性能的要求；而对于非关键的电路模块，它则工作在低的电源电压(VDDL)甚至亚阈值电源电压下，以降低芯片的功耗消耗和能量消耗。

电压转换器是多电压***中一个必不可少的电路，它为各个不同的电压域提供不同的电源供应，保证信号在各个电压域之间的传输。正常情况下，信号从高压域转换到低压域，普通的缓冲器(buffer)便可实现。但是，如果信号是从低压域转换到高压域，尤其是从亚阈值电压域转换到高压域，则需要更为复杂的电路。

CN104506183A公开了一种电压转换器，如图1所示，它由一对交叉耦合的PMOS管，一对下拉NMOS管及提供差分输入的低压反相器构成。当输入 IN从“0”跳变到VDDL时，M1管将节点OUTB电压下拉至“0”，再通过交叉耦合的PMOS对将输出OUT预充为高电平VDDH。由于低电压区工作的 NMOS管提供的下拉电流，比高电压区工作的PMOS提供的上拉电流小几个数量级，导致上拉网络与下拉网络的竟争异常激烈，从而使得传统的电压转换器无法实现低阈值信号的转换，并且存在功率泄漏比较大、输入电压范围窄以及从低电压到高电压转换的延迟时间较长的问题。

CN107707246A公开了一种亚阈值电压转换器，如图2所示，第一正常阈值电压PMOS晶体管MP1、第二正常阈值电压PMOS晶体管MP2、第一高阈值电压PMOS晶体管MP3，所述第一正常阈值电压PMOS晶体管MP1和第二正常阈值电压PMOS晶体管MP2的源极分别接高供电电压，所述第一正常阈值电压PMOS晶体管MP1的漏极接所述第一高阈值电压PMOS晶体管MP3的源极，还包括：第一低阈值电压NMOS晶体管MN1、第二低阈值电压NMOS 晶体管MN2，所述第一低阈值电压NMOS晶体管MN1的源极接地，所述第二正常阈值电压PMOS晶体管MP2的漏极接所述第二低阈值电压NMOS晶体管MN2的漏极，所述第二低阈值电压NMOS晶体管MN2的源极接地，所述第一正常阈值电压PMOS晶体管MP1和所述第二正常阈值电压PMOS晶体管 MP2的栅极接所述第一正常阈值电压PMOS晶体管MP1的漏极，所述第一高阈值电压PMOS晶体管MP3的栅极接所述第二正常阈值电压PMOS晶体管 MP2的漏极；同时，将所述第一低阈值电压NMOS晶体管MN1的栅极作为所述电流镜的第一输入端接输入缓冲器的一端，将所述第二低阈值电压NMOS 晶体管MN2的栅极作为所述电流镜的第二输入端接输入缓冲器的另一端；将所述第一正常阈值电压PMOS晶体管MP1的漏极作为所述电流镜的第一输出端，将所述第二正常阈值电压PMOS晶体管MP2的漏极作为所述电流镜的第二输出端。本实施例中提出的电平转换器的CMOS电平转换电路实现如图2 所示，同时优选地可以采用多阈值器件(MTCMOS)技术优化传播延迟和降低能量消耗，采用多阈值器件的配合使用进一步优化了CMOS电平转换电路的设计。此种亚阈值电压转换器虽然能实现在低输入电压范围内的电压转换，但是，电路设计和生产过程中需要使用多种阈值的晶体管，设计和生产难度极大。

实用新型内容

本实用新型所要解决的技术问题是提供一种用于计算设备的全摆幅电压转换电路，上述电路能够实现从输入低电压到输出高电压的转换。

为了实现上述目的，本实用新型提供了一种电压转换电路，包括：

输入端，用于第一电平信号的输入；

输出端，用于第二电平信号的输出；

差分输入单元，用于反相所述输入端的第一电平信号，并输出差分输入信号；

转换单元，用于将所述差分输入信号的第一电平转换成第二电平信号；

输出驱动单元，用于将所述第二电平信号输出至所述输出端；

其中，还包括设置在所述输入端与所述转换单元之间的辅助下拉单元，所述辅助下拉单元接收所述输出驱动单元的反馈信号。

上述的电压转换电路，其中，所述转换单元提高识别所述差分输入信号的能力是通过所述辅助下拉单元导通形成所述转换单元的辅助下拉单元通路实现。

上述的电压转换电路，其中，所述辅助下拉单元包括两个或两个以上的晶体管，所述两个或两个以上的晶体管依次串联连接。

上述的电压转换电路，其中，所述辅助下拉单元包括第一NMOS晶体管以及第二NMOS晶体管，所述第一NMOS晶体管以及所述第二NMOS晶体管串联连接。

上述的电压转换电路，其中，所述第一NMOS晶体管的栅极与输入信号连接，所述第二NMOS晶体管的栅极与所述输出驱动单元连接。

上述的电压转换电路，其中，所述输出驱动单元包括第一反相器以及第二反相器，所述第一反相器与第二反相器串联连接，所述第一反相器的输出端输出所述反馈信号。

为了实现上述目的，本实用新型还提供一种数据运算单元，包括互联连接的控制电路、运算电路、存储电路以及多个电压转换电路，其中，所述多个电压转换电路为上述任意一种所述的电压转换电路。

为了实现上述目的，本实用新型还提供一种芯片，其中，所述芯片包括上述数据运算单元。

为了实现上述目的，本实用新型还提供一种用于计算设备中的算力板，其中，所述算力板包括多个上述的芯片。

为了实现上述目的，本实用新型还提供一种计算设备，包括电源板、控制板、连接板、散热器以及多个算力板，所述控制板通过所述连接板与所述算力板连接，所述散热器设置在所述算力板的周围，所述电源板用于向所述连接板、所述控制板、所述散热器以及所述算力板提供电源，其中，所述算力板为上述算力板。

本实用新型的有益功效在于：能够实现从输入低电压范围到输出高电压的转换。

以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。

附图说明

图1为现有电压转换器电路示意图；

图2为现有亚阈值电压转换器电路示意图；

图3为本实用新型电压转换电路示意图；

图4为本实用新型电压转换电路的电路示意图；

图5为本实用新型数据运算单元示意图；

图6为本实用新型芯片示意图；

图7为本实用新型算力板示意图；

图8为本实用新型计算设备示意图。

其中，附图标记：

10-电压转换电路 11-差分输入单元

12-转换单元 13-辅助下拉单元

14-输出驱动单元 15-输入端

16-输出端 103-高电压电源端

104-低电压电源端 105-反相器

106、107、111、113、115-PMOS 晶体管

108、109、110、112、114、116-NMOS 晶体管

118、119、120、121-节点

122-高电压地端 123-低电压地端

700-数据运算单元 701-控制电路

702-运算电路 703-存储电路

800-芯片 801-控制单元

900-算力板 1000-计算设备

1001-连接板 1002-控制板

1003-散热器 1004-电源板

具体实施方式

在说明书及后续的权利要求当中使用了某些词汇来指称特定组件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。

在通篇说明书及后续的权利要求当中所提及的“包括”和“包含”为一开放式的用语，故应解释成“包含但不限定于”。以外，“连接”一词在此为包含任何直接及间接的电性连接手段。间接的电性连接手段包括通过其它装置进行连接。

下面结合附图对本实用新型的结构原理和工作原理作具体的描述：

图3是本实用新型电压转换电路的示意图。如图3所示，电压转换电路 10包括差分输入单元11、转换单元12、辅助下拉单元13、输出驱动单元14、输入端15以及输出端16，该输入端15分别通过差分输入单元11、辅助下拉单元13或直接与转换单元12连接，转换单元12连接输出驱动单元14，辅助下拉单元13接收输出驱动单元14的反馈信号，输出驱动单元14连接输出端 16。

实施例一

图4是本发明电压转换电路的电路示意图。在实施例一中，结合图3、图 4所示，电压转换电路10包括输入端15、输出端16、高电压电源端103、低电压电源端104、高电压地端122以及低电压地端123。其中，高电压电源端 103连接高电压电源VDDH，例如0-1.8V，具体可为1.2V、1.8V等，低电压电源端104连接低电压电源VDDL，例如0-0.4V，具体可为0.3V、0.4V等，高电压地端122以及低电压地端123均接地GND。

电压转换电路10的差分输入单元11为反相器105，反相器105工作在低电源电压区域，反相器105的电源连接至低电压电源端104，由低电压源VDDL 提供电源；反相器105的低电压地端123直接接地GND。反相器105的输入端与电压转换电路10的输入端15连接，输入低电平信号VIN，输出端产生与输入端15反相的低电平信号NVIN，输入端15的低电平信号VIN以及经反相器105反相输出的低电平信号NVIN共同构成差分输入信号。

电压转换电路10的转换单元12包括PMOS晶体管106、107、111以及NMOS晶体管108、112。其中，PMOS晶体管106、111构成电流镜结构，PMOS 晶体管107起到漏电保护的作用，NMOS晶体管108、112作为差分输入晶体管，接收差分输入单元11提供的差分输入信号。PMOS晶体管106、111的源极端连接高电压电源端103，由高电压电源VDDH提供电源。PMOS晶体管106的漏极连接至PMOS晶体管107的源极，PMOS晶体管107的漏极与NMOS 晶体管108的漏极连接，形成节点118。NMOS晶体管108的源极接高电压地端122。PMOS晶体管111的漏极与NMOS晶体管112的漏极连接，形成节点 119，作为转换单元12的输出端，输出高电平信号。NMOS晶体管112的源极接高电压地端122。

PMOS晶体管106和PMOS晶体管111的栅极连接在一起，形成节点121，并连接至PMOS晶体管106的漏极。PMOS晶体管107的栅极连接至节点119。 NMOS晶体管108的栅极连接电压转换电路10的输入端15，接收输入信号 VIN。NMOS晶体管112的栅极连接反相器105的输出端，接收与输入信号反相的信号NVIN。

电压转换电路10的输出驱动单元14为由PMOS晶体管113、NMOS晶体管114以及PMOS晶体管115、NMOS晶体管116构成的两级反相器级联形成，输出驱动单元14的输入端连接至转换单元12的输出端，即节点19。两级反相器之间形成节点120，输出驱动单元14的输出端与电压转换电路10的输出端16连接，作为整个电路的输出。

电压转换电路10的辅助下拉单元13由串联连接的NMOS晶体管109、 110构成。NMOS晶体管110源极连接至高电压地端122，漏极端与NMOS 晶体管109的源极连接，NMOS晶体管109的漏极连接至节点121。NMOS 晶体管109的栅极连接至电压转换电路10的输入端15，接收输入信号VIN。 NMOS晶体管110的栅极连接至节点120。

本实施例电压转换电路10的工作原理如下：

结合图4所示，电压转换电路10的输入端15输入VIN信号，VIN可以为“0”，表示低电平，也可以是“1”，表示高电平。反相器105将输入VIN 信号进行反相，产生NVIN信号。其中，VIN连接NMOS晶体管108的栅极，作为转换单元12的其中一个输入；NVIN连接NMOS晶体管112的栅极，作为转换单元12的另外一个输入。由于VIN、NVIN之间为反相信号，当VIN 为“0”时，NVIN为“1”，当VIN为“1”时，NVIN为“0”。因此，NMOS 晶体管108与NMOS晶体管112之中总有一个处于导通状态。

需要说明的是，差分输入单元11为反相器105，反相器105工作在低电源电压区域，反相器105的电源连接至低电压电源端104。因此，输入端15 输入高电平信号“1”时，实际指VDDL电平。电压转换电路10的转换单元 12工作在高电源电压区域，由高电压电源VDDH提供电源。在高电源电压区域VDDH下，低电源电压区域的VDDL输入只能对差分输入的NMOS晶体管 108及NMOS晶体管112实现“半开启”或“弱开启”的效果。

当VIN输入为“0”时，NVIN为“1”，NMOS晶体管108截止，节点 118处于高电平，状态保持不变。NMOS晶体管112导通，节点119与地之间形成下拉通路，节点119为低电平“0”。

现有的电压转换电路10不包括辅助下拉单元13。当VIN输入由“0”变为“1”时，NVIN由“1”变为“0”，NMOS晶体管108由截止变为弱开启， NMOS晶体管112截止，NMOS晶体管108与地之间形成电流通路，节点118 处的电压被下拉。节点119处的前一状态是低电平“0”，由于电路延迟的作用，节点119处的电平仍保持为“0”，使得PMOS晶体管107处于开启状态，节点121处的电压会随着PMOS晶体管107、NMOS晶体管108的导通形成下拉趋势。

然而，由于PMOS晶体管106的栅极、漏极连接在一起，形成二极管连接方式，节点121处的电压会受到PMOS晶体管106的上拉影响。由于NMOS 晶体管108工作在亚阈值导通状态下，会严重影响下拉效果，甚至可能会被 PMOS晶体管106上拉并形成钳位，无法达到输出的翻转。

另外，VIN输入为“1”时，NMOS晶体管112截止，节点119处的电平为高电平，PMOS晶体管107截止，从而阻断PMOS晶体管106及NMOS晶体管108同时开启的直流通路。进而可以降低电压转换电路10的功耗。

由于反相器105工作在低电压电源VDDL下，因此，VIN为“1”时的高电平也就是VDDL。当VDDL过低时，NMOS晶体管108以及NMOS晶体管 112工作在亚阈值状态下，此时，需要提高转换单元12对于两个输入端的差分信号的区别能力。

在引入辅助下拉单元13后，当VIN输入由“0”变为“1”时，NVIN由“1”变为“0”，由于电路延迟的作用，节点120处的电平仍保持为“1”，使得辅助下拉单元13中的NMOS晶体管110开启，NMOS晶体管109也同步弱开启，对节点121处的电压产生两条下拉通路，分别是PMOS晶体管107、 NMOS晶体管108以及NMOS晶体管109、NMOS晶体管110形成的两条下拉通路。当节点121被下拉后，PMOS晶体管111导通，NMOS晶体管112 截止，使得节点119处的电压被上拉至VDDH，最终实现输出跳变。

当节点119处的电平变成“1”后，PMOS晶体管107截止，关闭了PMOS 晶体管107、NMOS晶体管108形成的下拉通路；此时，节点120处的电平变成“0”，NMOS晶体管110截止，关闭了NMOS晶体管109、NMOS晶体管 110的下拉通路，由此关断了直流通路，防止直流串通。

其中，NMOS晶体管109、110为低阈值电压晶体管，NMOS晶体管的数量也可为多个，多个NMOS晶体管串联连接，并在输入由“0”变为“1”时同时导通。

由此可见，在引入辅助下拉单元13之后，节点121与地之间不仅通过 NMOS晶体管108和PMOS晶体管107形成了下拉通路，还通过辅助下拉单元13中的NMOS晶体管109、110形成下拉通路。从而，将节点119处的电平迅速拉升至“1”，节点119处的电平则由地电平变为高电压电源VDDH电平。

因此，通过本实用新型的电压转换电路10，可以实现输入端15由“0”变为“1”时，即由地电平变为低电压电源VDDL电平时，输出端16由地电平变为高电压电源VDDH电平，实现低电压VDDL向高电压VDDH的转换。

当VIN输入由“1”变为“0”时，NVIN由“0”变为“1”，节点119 处的电平在前一状态下为“1”，PMOS晶体管107关闭；节点120处的电平在前一状态下为“0”，NMOS晶体管110关闭；节点121处的电压没有下拉通路，其电位稳定于PMOS晶体管106的二极管连接方式，即比VDDH低一个PMOS晶体管106的阈值电压，即VDDH-Vth，而此时PMOS晶体管111 的Vds为0，Vgs为Vth，PMOS晶体管111处于截止状态，NMOS晶体管112 的弱开启足够将节点119处的电压下拉至电路输出翻转。

实施例二

图4是本发明电压转换电路的电路示意图。在实施例二中，结合图3、图4所示，电压转换电路10包括输入端15、输出端16、高电压电源端103、低电压电源端104、高电压地端122以及低电压地端123。与实施例一不同的仅仅在于低电压电源端104连接低电压电源VDDL，例如0.4-0.8V、0.8-1.2V，具体可为0.7V、0.8V，1.1V、1.2V，低电压地端123接低电压地VSSL，例如 0-0.4V、0.4-0.8V，具体可为0.3V、0.4V，0.7V、0.8V。其他的电路结构及连接关系均与实施例一相同，在此不再赘述。

本实施例电压转换电路10的工作原理如下：

结合图4所示，电压转换电路10的输入端15输入VIN信号，VIN可以为“0”，表示低电平VSSL，也可以是“1”，表示高电平VDDL。反相器105 将输入VIN信号进行反相，产生NVIN信号。

与实施例一相同，当VIN输入为“0”即为VSSL时，NVIN为“1”即为 VDDL，NMOS晶体管108截止，节点118的状态保持不变；NMOS晶体管 112导通，节点119与地之间形成下拉通路，节点119为“0”。

当VIN输入由“0”变为“1”即由VSSL变为VDDL时，NVIN由“1”变为“0”即由VDDL变为VSSL，节点119处的电平则由地电平GND变为高电压电源VDDH电平。

因此，通过本实施例的电压转换电路200，可以实现输入端15由低电平 VSSL变为高电平VDDL时，输出端16由地电平GND变为高电压电源VDDH 电平，实现低电压VSSL-VDDL向高电压GND-VDDH的转换。

本实用新型还提供一种数据运算单元，图5为本实用新型数据运算单元示意图。如图5所示，数据运算单元700包括控制电路701、运算电路702、存储电路703以及多个电压转换电路10。控制电路701对从存储电路703中读出的数据通过电压转换电路10进行电压转换，运算电路702对读取的数据进行运算，再由控制电路701将运算结果输出。

本实用新型还提供一种芯片，图6为本实用新型芯片示意图。如图6所示，芯片800包括控制单元801，以及一个或多个数据运算单元700。控制单元801 向数据运算单元700输入数据并将数据运算单元700输出的数据进行处理。

本实用新型还提供一种算力板，图7为本实用新型算力板示意图。如图7 所示，每一个算力板900上包括一个或多个芯片800，对矿池下发的工作数据进行哈希运算。

本实用新型还提供一种计算设备，所述计算设备优选用于挖掘虚拟数字货币的运算，当然所述计算设备也可以用于其他任何海量运算，图8为本实用新型计算设备示意图。如图8所示，每一个计算设备1000包括连接板1001、控制板1002、散热器1003、电源板1004，以及一个或多个算力板900。控制板 1002通过连接板1001与算力板900连接，散热器1003设置在算力板900的周围。电源板1004用于向所述连接板1001、控制板1002、散热器1003以及算力板900提供电源。

需要说明的是，在本实用新型的描述中，术语“横向”、“纵向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，并不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

尽管本实用新型的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本实用新型的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本实用新型并不限于特定的细节和这里示出与描述的图例。

换言之，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。

Claims (10)

1.一种电压转换电路，包括：

输入端，用于第一电平信号的输入；

输出端，用于第二电平信号的输出；

差分输入单元，用于反相所述输入端的第一电平信号，并输出差分输入信号；

转换单元，用于将所述差分输入信号的第一电平转换成第二电平信号；

输出驱动单元，用于将所述第二电平信号输出至所述输出端；

其特征在于，还包括设置在所述输入端与所述转换单元之间的辅助下拉单元，所述辅助下拉单元接收所述输出驱动单元的反馈信号。

2.如权利要求1所述的电压转换电路，其特征在于：所述转换单元提高识别所述差分输入信号的能力是通过所述辅助下拉单元导通形成所述转换单元的辅助下拉通路实现。

3.如权利要求2所述的电压转换电路，其特征在于：所述辅助下拉单元包括两个或两个以上的晶体管，所述两个或两个以上的晶体管依次串联连接。

4.如权利要求3所述的电压转换电路，其特征在于：所述辅助下拉单元包括第一NMOS晶体管以及第二NMOS晶体管，所述第一NMOS晶体管以及所述第二NMOS晶体管串联连接。

5.如权利要求4所述的电压转换电路，其特征在于：所述第一NMOS晶体管的栅极与所述输入端的所述第一电平信号连接，所述第二NMOS晶体管的栅极与所述输出驱动单元的所述反馈信号连接。

6.如权利要求5所述的电压转换电路，其特征在于：所述输出驱动单元包括第一反相器以及第二反相器，所述第一反相器与第二反相器串联连接，所述第一反相器的输出端输出所述反馈信号。

7.一种数据运算单元，包括互联连接的控制电路、运算电路、存储电路以及多个电压转换电路，其特征在于：所述多个电压转换电路为权利要求1-6中任意一种所述的电压转换电路。

8.一种芯片，其特征在于，包括权利要求7中所述的数据运算单元。

9.一种用于计算设备中的算力板，其特征在于，包括多个权利要求8中所述的芯片。

10.一种计算设备，包括电源板、控制板、连接板、散热器以及多个算力板，所述控制板通过所述连接板与所述算力板连接，所述散热器设置在所述算力板的周围，所述电源板用于向所述连接板、所述控制板、所述散热器以及所述算力板提供电源，其特征在于：所述算力板为权利要求9中所述的算力板。