CN208924235U - 处理器以及网络安全装置 - Google Patents

Abstract

本实用新型公开了一种处理器以及网络安全装置。其中，处理器上设置有收发器，收发器扩展有至少两个千兆网口，用于对数据执行收发处理。本实用新型解决了相关技术中处理器难以实现扩展多个千兆网口的技术问题。

Description

处理器以及网络安全装置

技术领域

本实用新型涉及网络安全设备领域，具体而言，涉及一种处理器以及网络安全装置。

背景技术

电能是科学进步和经济发展的基石，电力工业是基础性产业，在社会发展建设中占有着重要地位。为了提高供电可靠性以及资源利用的经济性，又把许多分散的各种形式的发电站，通过输电线路和变电所联系起来，逐渐形成了现在的电力***。电力***是常见的基础建设之一，它的安全关系着社会的正常运作，因而如何保障它的安全就变得非常重要。

电力***需要一款针对变电站、发电厂的信息安全监测装置，部署在变电站、发电厂内部网络上。该装置能够实现对厂站内的服务器、交换机、安全设备等设备的统一实时安全监测，使得相关运维人员、管理人员能够实时了解厂站的信息安全运行状态。而基于ARM架构的嵌入式安全网关就是工业现场网络安全装置低成本解决方案的理想选择。

目前主流的ARM处理器很少能够支持四个以上的千兆网口，而市面上常见网口扩展有以下几个方案：

(1)使用总线接口扩展；

(2)使用PCI-E接口扩展；

(3)使用USB接口扩展；

上述的网口扩展方案应用在LS1046A平台上并不合适，首先用总线接口扩展方案需要额外增加FPGA(Field-Programmable Gate Array，现场可编程门列阵)或者CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)来实现，成本比较高。虽然LS1046A可以提供PCI-E信号接口，但整个设备还需要PCI-E接口连接其他设备功能，该PCI-E接口不能被占用。同样地，可以用USB3.0扩展千兆网口，但考虑到网络带宽1个USB3.0也只能扩展1个千兆网口，要达到扩展出两个以上千兆网口也是难以实现。

针对上述的问题，目前尚未提出有效的解决方案。

实用新型内容

本实用新型实施例提供了一种处理器以及网络安全装置，以至少解决相关技术中处理器难以实现扩展多个千兆网口的技术问题。

根据本实用新型实施例的一个方面，提供了一种处理器，包括：所述处理器上设置有收发器，所述收发器扩展有至少两个千兆网口，用于对数据执行收发处理。

可选地，所述至少两个千兆网口为四个千兆网口。

可选地，所述收发器与所述处理器通过串行解串器接口进行通信，其中，所述串行解串器接口设置为四路串行千兆位媒体接口。

可选地，所述四路串行千兆位媒体接口设置有两条通信链路，所述两条通信链路用于分别传输所述处理器与所述收发器之间的帧数据和链路速率信息。

可选地，所述处理器包括控制器，所述控制器用于配置寄存器的数值，其中，所述寄存器的数值用于表征扩展的千兆网口。

可选地，所述收发器通过所述处理器中的单端时钟作为参考时钟。

可选地，网口信号指示灯，与所述收发器连接，用于显示扩展的千兆网口的工作状态。

可选地，所述千兆网口支持双绞线收发传输模式，用于发送和接收信号。

可选地，所述处理器与所述收发器还通过管理数据输入输出接口通信，其中，所述管理数据输入输出接口用于控制扩展的千兆网口的状态。

根据本实用新型实施例的另一方面，还提供了一种网络安全装置，包括上述任一项中所述的处理器。

在本实用新型实施例中，所述处理器上设置有收发器，所述收发器扩展有至少两个千兆网口，用于对数据执行收发处理，采用处理器设置收发器扩展多个千兆网口，达到了处理器可以扩展多个千兆网口的目的，从而实现了简化电路布局，提高传输效率，降低成本的技术效果，进而解决了相关技术中处理器难以实现扩展多个千兆网口的技术问题。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1是根据本实用新型实施例的收发器功能的示意图；

图2是根据本实用新型实施例的处理器扩展网口的示意图；

图3是根据本实用新型实施例的处理器QSGMII接口信号的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的连接方式实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

根据本实用新型实施例，提供了一种处理器的实施例，需要说明的是，在附图的各个组件所执行的步骤可以在诸如一组计算机可执行指令的计算机***中执行，并且，虽然在示意图中示出了连接方式，但是在某些情况下，可以以不同于此处的连接方式来实现。

本实用新型的处理器包括：处理器上设置有收发器，收发器扩展有至少两个千兆网口，用于对数据执行收发处理。

上述处理器本身能够支持四个千兆网口，在与多个外部设备进行连接时，需要更多扩展的千兆网口。其中，处理器可以是ARM处理器，在本实用新型实施例中，采用LS1046A处理器。此外，收发器与处理器连接，用于为上述处理器扩展网口。此外，收发器，还用于通过合并节能高效以太网EEE的方式，与非EEE设备实现节能高效以太网缓冲。需要说明的是，上述收发器设置有芯片，该芯片可以采用多种类型的芯片，例如，88E1545芯片等。相对于现有的相关技术而言，采用上述方式的处理器在扩展网口时，不仅能够扩展多个千兆网口，而且简化了电路布局，提高了传输效率，降低了成本。

可选地，至少两个千兆网口为四个千兆网口。

为了保证处理器的整体性能，在尽量减少占用处理器其他资源的情况下，可以扩展四个千兆网口。

可选地，收发器与处理器通过串行解串器接口进行通信，其中，串行解串器接口设置为四路串行千兆位媒体接口。

在收发器和处理器之间设置有串行解串器接口，该串行解串器接口可以提供多种接口模式，可以为不同应用场景、实现不同功能的设备提供相应的物理接口。在本实用新型实施例中，该串行解串器接口设置为四路串行千兆位媒体接口，上述四路串行千兆位媒体接口可以将四个传输速率相同的接口结合为一个传输速率的差分信号，不仅可以减少与处理器连接的引脚数量，而且可以有效地降低功耗。需要说明的是，上述四路串行千兆位媒体接口传输差分信号的速率为5Gbps。

可选地，四路串行千兆位媒体接口设置有两条通信链路，两条通信链路用于分别传输处理器与收发器之间的帧数据和链路速率信息。

上述四路串行千兆位媒体接口设置有两条通信链路，其中，两条通信链路传输数据信号的方向不同，每条通信链路可以传输两个数据信号，从而实现处理器和收发器之间的帧数据和链路速率信息的传输。由于四路串行千兆位媒体接口传输速度快，每个传输的数据信号均可以实现差分对时，不仅优化了信号的完整性，也大大降低了处理器的噪声。

可选地，处理器包括控制器，控制器用于配置寄存器的数值，其中，寄存器的数值用于表征扩展的千兆网口。

为了合理利用处理器的资源，使用处理器中的控制器配置寄存器的数值，可以实现相应的功能。例如，在将寄存器的数值设置为3040，进而可以得到处理器可以支持四路串行千兆位媒体接口，在处理器与收发器通过四路串行千兆位媒体接口连接时，可以实现扩展多个千兆网口。

可选地，收发器通过处理器中的单端时钟作为参考时钟。

上述收发器可以使用多个参考源作为参考时钟，其中，多个参考源包括晶振，振荡器，单端时钟，以及差分时钟。在本实用新型实施例中，选用处理器中的单端时钟作为参考时钟，这样可以不用添加额外的时钟器件。

可选地，网口信号指示灯，与收发器连接，用于显示扩展的千兆网口的工作状态。

上述网口信号指示灯通过LED功能控制寄存器进行设置，可以设置成多种类型，例如，ACT灯，Link灯，Link灯等，可以通过网口信号指示灯显示扩展的千兆网口的工作状态，便于直观地观察扩展的千兆网口的工作状态。

可选地，千兆网口支持双绞线收发传输模式，用于发送和接收信号。

通过收发器扩展的多个千兆网口支持双绞线收发传输模式，其中，上述双绞线可以是10/100/1000BASE-T双绞线。需要说明的是，每个千兆网口对应一对线，进而每对线叠加了发送和接收信号，使得传输信号的抗干扰能力大大提升。

可选地，处理器与收发器还通过管理数据输入输出接口通信，其中，管理数据输入输出接口用于控制扩展的千兆网口的状态。

上述管理数据输入输出接口将处理器和收发器连接起来，用于控制收发器扩展的千兆网口的状态，例如，收集与发送相关的千兆网口的状态信息等。

根据本实用新型实施例的另一方面，还提供了一种网络安全装置，包括上述任一项中的处理器。

下面对本实用新型的优选实施方式进行说明。

本实施例主要解决的技术问题是：在LS1046A处理器上实现八个千兆网口，并且尽量少的占用SerDes总线模块资源。

除了LS1046A处理器本身所具备的千兆位媒体独立接口(Reduced Gigabit MediaIndependent Interface，简称RGMII)以及串行千兆位媒体接口(Serial Gigabit MediaIndependent Interface，简称SGMII)扩展四个网口外，通过设置串行解串器接口为四路串行千兆位媒体接口(简称：QSGMII)模式扩展四个网口。QSGMII接口为5G(5Gigabit)串行高速串行解串器接口。连接QSGMII接口的芯片选用Marvell千兆以太网(GbE)PHY收发器88E1545。88E1545千兆以太网收发器包含四个独立的千兆以太网收发器，为企业、嵌入式、消费级和Metro服务提供商市场领域内的广泛应用提供最佳的物理层接口和功能。

在本实用新型实施例中，选用的Marvell千兆以太网(GbE)PHY收发器88E1545是一个物理层设备,包含四个独立的千兆以太网收发器。图1是根据本实用新型实施例的收发器功能的示意图，如图1所示：每个收发器为1000BASE-T，100BASE-TX和10BASE-T标准执行所有物理层功能。该收发器支持铜线的四路串行千兆位媒体接口(QSGMII)。除了在新一代支持的MAC(Media Access Control，介质访问控制)接口上支持节能高效以太网(Energy Efficient Ethernet，简称EEE)之外，还能够通过合并EEE与非EEE设备实现EEE缓冲。该收发器还将MDI接口(MediumDependent Interface，介质相关接口)终端电阻集成到PHY(物理层)中，简化了电路板布局，并通过减少外部元件的数量来降低电路板成本。该收发器采用先进的混合信号处理技术，以千兆位每秒数据速率执行均衡，回波和串扰消除，数据恢复和纠错。该收发器在嘈杂的环境中实现了良好的性能，功耗非常低。

为了合理利用LS1046A处理器的8-lane SerDes模块资源，本实施例的SerDes1模块控制器配置寄存器值设为3040，这样LS1046A SerDes1模块的第2个端口设置为QSGMII模式，即可以支持QSGMII接口的连接方式。选用88E1545的QSGMII接口与LS1046A处理器相连接，扩展出4个网口。图2是根据本实用新型实施例的处理器扩展网口的示意图，如图2所示：处理器和收发器连接后，可以扩展出四个网口。

QSGMII接口将4个速率为1.25Gbps的SGMII接口结合为一个速率为5Gbps的差分信号。QSGMII接口减少了连接MAC接口的引脚数量，降低了整体的功耗。QSGMII在每个方向使用两个数据信号来传送多端口10/100/1000PHY和以太网MAC之间的帧数据和链路速率信息。数据信号使用上述技术以5.0Gbps速率运行，以恢复MAC接口和PHY接口的时钟。由于工作速度很快，每个信号对均可实现为差分对，从而优化了信号完整性，同时将***噪声降至最低。图3是根据本实用新型实施例的处理器QSGMII接口信号的示意图，如下图3所示：LS1046A处理器和88E1545收发器之间进行通信的数据信号传输方式。

除了QSGMII信号，LS1046A处理器与88E1545收发器之间还需要有Reset复位信号以及MDIO接口(管理数据输入输出)，MDIO是一种简单的双线串行接口，将管理器件(如MAC控制器、微处理器)与具备管理功能的收发器(如多端口1GBit以太网收发器或10GbE XAUI收发器)相连接，从而控制收发器并从收发器收集状态信息。

收发器可以使用25MHz晶振，25MHz振荡器，125MHz单端时钟，25/125/156.25MHz差分时钟作为参考时钟。REF_CLKP/N是LVDS差分输入，内置100欧姆差分端接电阻和内部交流耦合。连接参考时钟引脚如表1所示，表1是参考时钟与参考源的连接方式统计表。使用的参考频率必须用CLK_SEL[1：0]引脚指示。本电路中LS1046A配备的时钟芯片有一路125MHz单端信号可以供给88E1545芯片，可以不用添加额外的时钟器件。故CLK_SEL[1：0]引脚通过电阻拉高拉低设置为01。

表1

88E1545收发器的网口信号指示灯是通过LED[3：0]功能控制寄存器进行设置，本实施例选用硬件初始默认的模式，每个端口的LED[3]管脚为ACT灯，LED[1]管脚为100MbpsLink灯，LED[0]管脚为1000Mbps Link灯。将LED[3-0]管脚引入RJ45电口连接器的灯两端可以显示当前该网口的工作状态。

88E1545收发器的Port 0-3端口支持10/100/1000BASE-T双绞线收发传输模式，4对线全都使用(全双工)，每对线叠加了发送和接收信号，使每对线数据符号率为125Msps，比特率250Mbps。芯片端口到RJ45电口连接器之间的变压器选用千兆GST2401R。

本实施例通过88E1545收发器实现LS1046A处理器的四个网口扩展，简化了电路布局、功耗非常低，数据连接快速、可靠，电路设计简单。同时还提供常用的多种操作***的设备驱动、工具软件等，满足客户各种应用平台的需求。该实施例提供了高可靠性、高效率、低成本的多网口，可以广泛的应用于安防监控、工业路由等行业。

此外，可以选用别的芯片公司的带有QSGMII接口PHY芯片(功能同上述收发器)，例如，NXP的F104S8A处理器。

本实施例中，处理器扩展的网口在功能上可以达到预期要求，所有网口的通信最高可达到1000Mbps的上行和下行网络速度，网络吞吐量64bit的转发率可达到57％。

上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。

在本实用新型的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本实用新型各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本实用新型的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本实用新型各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种处理器，其特征在于，所述处理器上设置有收发器，所述收发器扩展有至少两个千兆网口，用于对数据执行收发处理。

2.根据权利要求1所述的处理器，其特征在于，所述至少两个千兆网口为四个千兆网口。

3.根据权利要求1所述的处理器，其特征在于，

所述收发器与所述处理器通过串行解串器接口进行通信，其中，所述串行解串器接口设置为四路串行千兆位媒体接口。

4.根据权利要求3所述的处理器，其特征在于，

所述四路串行千兆位媒体接口设置有两条通信链路，所述两条通信链路用于分别传输所述处理器与所述收发器之间的帧数据和链路速率信息。

5.根据权利要求1所述的处理器，其特征在于，

所述处理器包括控制器，所述控制器用于配置寄存器的数值，其中，所述寄存器的数值用于表征扩展的千兆网口。

6.根据权利要求1所述的处理器，其特征在于，

所述收发器通过所述处理器中的单端时钟作为参考时钟。

7.根据权利要求1所述的处理器，其特征在于，

网口信号指示灯，与所述收发器连接，用于显示扩展的千兆网口的工作状态。

8.根据权利要求1所述的处理器，其特征在于，

所述千兆网口支持双绞线收发传输模式，用于发送和接收信号。

9.根据权利要求1所述的处理器，其特征在于，

所述处理器与所述收发器还通过管理数据输入输出接口通信，其中，所述管理数据输入输出接口用于控制扩展的千兆网口的状态。

10.一种网络安全装置，其特征在于，包括权利要求1至9中任一项中所述的处理器。