CN208819867U - 硅穿孔结构及半导体器件 - Google Patents

Abstract

本实用新型提供了一种硅穿孔结构及半导体器件。硅穿孔结构包括：芯片层；形成在芯片层底部的金属垫；穿过芯片层并与金属垫相连接的插塞；形成在芯片层顶部上并与插塞相连接的金属图案；以及同轴气腔套，围绕插塞贯穿芯片层的部分，同轴气腔套具有轴向空隙，轴向空隙的长度大于等于芯片层的厚度。因此，同轴气腔套中的轴向空隙均匀，从而有效的控制了寄生电容，由此获得的器件，性能得以提高。

Description

硅穿孔结构及半导体器件

技术领域

本实用新型涉及半导体集成电路的技术领域，特别涉及一种硅穿孔结构及半导体器件。

背景技术

通孔，例如硅通孔(Through-Silicon-Via,TSV)是一种集成电路中的贯穿芯片的电连接，可以将信号从芯片的一面传导至芯片的另一面，并通过结合芯片堆叠技术，实现多层芯片的三维集成。

与传统的引线键合技术相比，使用穿透通孔可以有效缩短芯片间互连线的长度，从而提高电子***的信号传输性能和工作频率，是未来半导体技术发展的重要方向，而如何形成穿透通孔，是实现多层芯片三维集成的核心。

但是，硅穿孔结构会产生寄生电容。例如专利文件EP2408006A3尝试改善这一缺陷，但制备复杂，可行性不高，并且形成的轴向空隙不均匀，对寄生电容的改善有限。

实用新型内容

本实用新型的目的在于提供一种硅穿孔结构，更好的降低寄生电容。

为解决上述技术问题，本实用新型提供一种硅穿孔结构，包括：

芯片层；

形成在所述芯片层底部的金属垫；

穿过所述芯片层并与所述金属垫相连接的插塞；

形成在所述芯片层顶部上并与所述插塞相连接的金属图案；以及

同轴气腔套，围绕所述插塞贯穿所述芯片层的部分，所述同轴气腔套具有轴向空隙，所述轴向空隙的长度大于等于所述芯片层的厚度。

可选的，对于所述的硅穿孔结构，所述轴向空隙的宽度为0.1μm～5μm。

可选的，对于所述的硅穿孔结构，所述同轴气腔套形成在所述金属垫上，包括第一隔离层、第二隔离层和第三隔离层，所述第一隔离层相比所述第二隔离层远离所述插塞，所述第一隔离层和所述第二隔离层在底部连接，所述第三隔离层搭接所述第一隔离层的顶部和所述第二隔离层的顶部。

可选的，对于所述的硅穿孔结构，所述第一隔离层在所述插塞相对两侧之间的距离为1μm～10μm。

本实用新型还提供一种半导体器件，包括如上所述的硅穿孔结构。

本实用新型中，硅穿孔结构包括：芯片层；形成在芯片层底部的金属垫；穿过芯片层并与金属垫相连接的插塞；形成在芯片层顶部上并与插塞相连接的金属图案；以及同轴气腔套，围绕插塞贯穿芯片层的部分，同轴气腔套具有轴向空隙，轴向空隙的长度大于等于芯片层的厚度。因此，同轴气腔套中的轴向空隙均匀，从而有效的控制了寄生电容，由此获得的器件，性能得以提高。

附图说明

图1为本实用新型实施例一中的硅穿孔结构的形成方法的流程示意图；

图2为本实用新型实施例一中的硅穿孔结构的形成方法在提供前端结构的示意图；

图3为本实用新型实施例一中的硅穿孔结构的形成方法在形成第一通孔时的示意图；

图4为本实用新型实施例一中的硅穿孔结构的形成方法在形成第一隔离层时示意图；

图5为本实用新型实施例一中的硅穿孔结构的形成方法在形成牺牲层时的示意图；

图6-图7为本实用新型实施例一中的硅穿孔结构的形成方法在形成第三通孔时的示意图；

图8为本实用新型实施例一中的硅穿孔结构的形成方法在形成第二隔离层时的示意图；

图9为本实用新型实施例一中的硅穿孔结构的形成方法在刻蚀第三隔离层时的示意图；

图10为本实用新型实施例一中的硅穿孔结构的形成方法在形成插塞时的示意图；

图11为本实用新型实施例一中的硅穿孔结构的形成方法在去除牺牲层时的示意图；

图12为本实用新型实施例一中的硅穿孔结构的形成方法在形成第三隔离层时的示意图；

图13为本实用新型实施例一中的硅穿孔结构的形成方法在形成同轴气腔套时的示意图；

图14为本实用新型实施例一中的硅穿孔结构的形成方法在形成材料层时的示意图；

图15为本实用新型实施例一中的硅穿孔结构的形成方法在形成第二金属材料层时的示意图；

图16为本实用新型实施例一中形成的硅穿孔结构的示意图。

其中，附图标记如下：

10-第二芯片；

11-第一介质层；

12-金属垫；

20-第一芯片；

21-第二介质层；

22-第三介质层；

23-掩膜层；

25-材料层；

30-第一通孔；

31-第一隔离层；

32-牺牲层；

33-第二隔离层；

34-第三隔离层；

35-孔隙；

36-第三通孔；

37-第二通孔；

40-插塞；

50-轴向空隙；

60同轴气腔套；

70-金属材料层；

71-金属图案71；

80-开口。

具体实施方式

下面将结合示意图对本实用新型的硅穿孔结构及其形成方法进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。

在下面的描述中，应该理解，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域、焊盘和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在***层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个***层。另外，可以基于附图进行关于在各层“上”和“下”的指代。

本实用新型的主要思想在于，提供一种硅穿孔结构的形成方法，如图1所示，主要包括：

步骤S11，提供芯片层，在所述芯片层的底部形成有金属垫，并在所述芯片层上形成一图案化的掩膜层；

步骤S12，以所述图案化的掩膜层为掩膜刻蚀所述芯片层，以暴露出所述金属垫，以形成第一通孔；

步骤S13，依次形成第一隔离层、牺牲层和第二隔离层在所述第一通孔的侧壁和底壁上，以限定出第二通孔，并使所述第二通孔暴露出部分所述金属垫；

步骤S14，形成插塞在所述第二通孔中，所述插塞与所述金属垫相连接；

步骤S15，去除所述牺牲层，以在所述第一隔离层和所述第二隔离层之间形成轴向空隙；

步骤S16，形成第三隔离层在所述芯片层上，所述第三隔离层搭接所述第一隔离层的顶部和所述第二隔离层的顶部，以遮盖所述轴向空隙的顶端，并由所述第一隔离层、所述第二隔离层和所述第三隔离层界定出一同轴气腔套在所述插塞的外周围上；以及

步骤S17，形成金属图案与所述插塞相连接。

由此获得的硅穿孔结构，容易制备，并且可以使得轴向空隙可控性好，均匀度高，从而有效改善寄生电容。

请参考图2，对于步骤S11，提供芯片层，金属垫12形成在所述芯片层的底部，并形成一图案化的掩膜层23在所述芯片层上。

在一个实施例中，所述芯片层包括第一芯片20，所述金属垫12与所述图案化的掩膜层23分列于所述第一芯片20的相对底部和顶部上；或者，所述芯片层包括键合的第一芯片20和第二芯片10，所述金属垫12位于所述第二芯片10上，所述图案化的掩膜层23位于所述第一芯片20上；或者，所述芯片层包括载板和位于所述载板上的第一芯片20，所述金属垫12位于所述载板上，所述图案化的掩膜层23位于所述第一芯片上。

例如在图2所示实施例中，所述芯片层是包括了键合的第一芯片20和第二芯片10这样的结构。

例如，所述第二芯片10可以是硅衬底，例如单晶硅衬底等。所述第二芯片10中还可以形成有埋层，例如器件层层。

所述第二芯片10上形成有第一介质层11，例如可以是氧化硅，氮化硅等。

所述金属垫12如图2中所示，可以是图案化形成在所述第一介质层11上，依据实际情况，所述金属垫12可以上表面高于或齐平于所述第一介质层11，例如所述金属垫12可以选择为铜、金、银等材质。

在本实施例中，在所述第一芯片20底部形成有第二介质层21，在所述第一芯片20顶部形成有第三介质层22，所述图案化的掩膜层23形成在所述第三介质层22上，所述第二芯片10和所述第一芯片20通过所述第一介质层11和所述第二介质层21键合在一起。

所述第一芯片20可以选择与所述第二芯片10相同材质，例如单晶硅衬底等。

所述第二介质层21、所述第三介质层22可以与所述第一介质层11具有相同的材质，例如为氧化硅材质或者氮化硅材质。

在一个实施例中，所述掩膜层23可以为氧化硅层或者氮化硅层。

例如，可以选择为第一介质层11、第二介质层21、第三介质层22为氧化硅层，掩膜层23为氮化硅层。

请参考图3，对于步骤S12，以所述图案化的掩膜层23为掩膜刻蚀所述芯片层，暴露出所述金属垫12，以形成第一通孔30。

具体的，可以是依次刻蚀第三介质层22、第一芯片20和第二介质层21，形成所述第一通孔30。

所述刻蚀过程可以选择干法刻蚀，以便获得较佳的边缘形貌。

例如，所述第一通孔30的宽度为1μm～10μm，例如2μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm等。

在一个实施例中，所述第一通孔30自顶面俯视可以具有圆形、方形、六边形等多种形状，对于圆形，其宽度指的是直径，对于多边形，指的是最大宽度。

请参考图4～图9，对于步骤S13，依次形成第一隔离层31、牺牲层32和第二隔离层33在所述第一通孔的侧壁和底壁上，以限定出第二通孔，并使所述第二通孔暴露出部分所述金属垫12。

具体的，本步骤包括：

如图4所示，形成第一隔离层31在所述第一通孔30中的侧壁和底壁上。所述第一隔离层31可以选择为氧化层或氮化层，例如，这里选择为氮化硅层。

所述第一隔离层31可以采用沉积工艺获得，例如原子层沉积工艺(ALD)。可以理解的是，所述第一隔离层31的形成工艺并不限于此，其他可行工艺也符合本实用新型之思想。

在一个实施例中，所述第一隔离层31的厚度可以是50nm～500nm，例如100nm、200nm、300nm、400nm等。

可以理解的是，所述第一隔离层31还会形成在所述掩膜层23上(未图示)，而由于材质相同，不会对后续操作产生不良影响。

请参考图5，紧贴所述第一隔离层31形成牺牲层32，所述牺牲层32限定出一孔隙35在所述第一通孔中。

在一个实施例中，所述牺牲层32的材料包括硅氧化物、富碳介质层、锗、碳氢聚合物或者非晶碳。例如，这里选择氧化硅层。可以理解的是，所述牺牲层32还可以有其他选择，此处不一一列举。

所述牺牲层32并未完全填充满第一通孔，即可以理解为，所述牺牲层32形成后，缩小了第一通孔的尺寸，包括高度和宽度。

在一个实施例中，所述牺牲层32的厚度可以是0.1μm～5μm，例如0.5μm、1μm、1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm等。

请参考图6，刻蚀所述牺牲层对应所述孔隙35的底壁的部分，将所述孔隙35底壁上的牺牲层去除，暴露出第一隔离层31。

此处可以采用干法刻蚀工艺，从而较好的确保刻蚀的方向性，进而有助于后续轴向空隙的均匀性。由图6中可见，形成于掩膜层23上的牺牲层也被去除。

然后请参考图7，继续刻蚀所述第一隔离层31对应第一通孔底壁上的部分(即如图6中暴露出的部分)，暴露出部分所述金属垫12，以形成第三通孔36。

此处仍然可以采用干法刻蚀工艺，可以理解的是，由于材质不同，也可以采用湿法刻蚀工艺。

然后，请参考图8，形成第二隔离层33在所述第三通孔36的侧壁和底壁上。

所述第二隔离层33可以选择为氧化层或氮化层，例如，这里选择为氮化硅层。

所述第二隔离层33可以采用沉积工艺获得，例如原子层沉积工艺(ALD)。可以理解的是，所述第二隔离层33的形成工艺并不限于此，其他可行工艺也符合本实用新型之思想。

在一个实施例中，所述第二隔离层33的厚度可以是50nm～500nm，例如100nm、200nm、300nm、400nm等。

可以理解的是，所述第二隔离层33还会形成在所述掩膜层23上。

之后，如图9所示，刻蚀所述第三通孔36底壁上的第二隔离层；以暴露出部分所述金属垫12，并界定出所述第二通孔37。

这里可以选择干法刻蚀进行处理。并且，在刻蚀后，顶部的(即掩膜层23和牺牲层32顶面之上)第二隔离层也被去除，暴露出牺牲层32。如若顶部的第二隔离层未被除净，可以在去除牺牲层时，再执行一次去除工艺，例如CMP工艺等。

请参考图10，对于步骤S14，形成插塞40在所述第二通孔中，所述插塞与所述金属垫12相连接。

所述插塞40可以选择的材质包括铜、铝、钨、钛等。

在一个实施例中，所述插塞40可以是先溅射种子层，之后进行生长，充满整个通孔，然后进行平坦化处理，例如CMP过程，将掩膜层23顶面上方的金属去除后获得。

请参考图11，对于步骤S15，去除所述牺牲层，以在所述第一隔离层31和所述第二隔离层33之间形成轴向空隙50。

所述牺牲层的去除可以采用湿法刻蚀工艺进行。

例如，可以选择为稀释的氢氟酸溶液(DHF)。

由于本实用新型中设计了牺牲层，因此去除后获得的轴向空隙50尺度均匀。

请参考图12-图13，对于步骤S16，形成第三隔离层34在所述芯片层上，所述第三隔离层34搭接所述第一隔离层31的顶部和所述第二隔离层33的顶部，以遮盖所述轴向空隙的顶端，并由所述第一隔离层、所述第二隔离层和所述第三隔离层界定出一同轴气腔套60在所述插塞40的外周围上。

在一个实施例中，所述第三隔离层34可以选择为氧化层或氮化层，例如，这里选择为氮化硅层。

所述第三隔离层34可以采用沉积工艺获得，例如等离子体增强化学气相沉积工艺形成(PECVD)。可以理解的是，所述第三隔离层34的形成工艺并不限于此，其他可行工艺也符合本实用新型之思想。

所述第三隔离层34形成后，实现了对所述轴向空隙50的封盖。

由图12可知，所述第三隔离层34在所述轴向空隙顶部的底部表面位置低于所述掩膜层23，从而掩膜层23去除后，仍然可以封盖住轴向空隙50。

请参考图13，平坦化以使得所述第三隔离层34剩余在所述轴向空隙50的顶端，暴露出所述插塞40，所述第一隔离层、所述第二隔离层和所述第三隔离层形成同轴气腔套60。

在一个实施例中，采用CMP工艺完成所述平坦化，本步骤中，所述第三介质层22顶面之上的膜层全被去除。

至此，本实用新型中的同轴气腔套60获得，其呈环柱形状。即在插塞40周围一圈设置。并且，同轴气腔套60中具有均匀分布的轴向空隙50。

所述轴向空隙50的长度大于等于所述芯片层的厚度，具体的，此处的芯片层所指为半导体层，亦即例如图13所示的第一芯片20，并不包括介质层及其下方的第二芯片10(或载板)。

请参考图14-图16，对于步骤S17，形成金属图案71与所述插塞40相连接。

具体的，如图14所述，形成材料层25在所述芯片层上；在一个实施例中，所述材料层25例如可以是氮化层或者氧化层，这里选择氧化硅层。

接着，刻蚀所述材料层25形成开口80，暴露出所述同轴气腔套60的顶面和所述插塞40的顶面。

然后，如图15所示，在所述材料层上25形成金属材料层70，填充满所述开口；之后，平坦化去除位于所述材料层25顶面上方的金属材料层，仅保留位于所述开口中的部分，形成所述金属图案71，如图16所示。

至此，本实用新型获得一种硅穿孔结构，包括：

芯片层；

形成在所述芯片层底部的金属垫12；

穿过所述芯片层并与所述金属垫相连接的插塞40；

形成在所述芯片层顶部上并与所述插塞40相连接的金属图案71；

同轴气腔套60，围绕所述插塞40贯穿设置在所述芯片层中，所述同轴气腔套60具有轴向空隙50，所述轴向空隙50的长度大于等于所述芯片层的厚度，具体的，此处的芯片层所指为半导体层，亦即例如图16所示的第一芯片20，并不包括介质层及其下方的第二芯片10(或载板)。

在一个实施例中，所述轴向空隙50分布均匀。

在一个实施例中，所述轴向空隙50的宽度为0.1μm～5μm，例如0.5μm、1μm、1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm等。

所述同轴气腔套60形成在所述金属垫12上，包括第一隔离层31、第二隔离层33和第三隔离层34，所述第一隔离层31相比所述第二隔离层33远离所述插塞40，所述第一隔离层31和所述第二隔离层33在底部连接，所述第三隔离层34搭接所述第一隔离层31的顶部和所述第二隔离层33的顶部。

所述同轴气腔套60包括底部，顶部，内侧和外侧，其中底部和外侧可以是呈“L”状的第一隔离层31，内侧可以是第二隔离层33，顶部可以是第三隔离层34。

所述第一隔离层31可以选择为氧化层或氮化层，例如，这里选择为氮化硅层。

在一个实施例中，所述第一隔离层31的厚度可以是50nm～500nm，例如100nm、200nm、300nm、400nm等。

在一个实施例中，所述第一隔离层31在所述插塞相对两侧之间的距离为1μm～10μm，例如2μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm等。

所述第二隔离层33可以选择为氧化层或氮化层，例如，这里选择为氮化硅层。

在一个实施例中，所述第二隔离层33的厚度可以是50nm～500nm，例如100nm、200nm、300nm、400nm等。

在一个实施例中，所述第三隔离层34可以选择为氧化层或氮化层，例如，这里选择为氮化硅层。

在本实用新型上文公开的基础上，可以应用在半导体器件中，例如DRAM结构等，可以理解的是，涉及到通孔工艺的结构，都可以采用本实用新型的设计思路。

本实用新型中，硅穿孔结构的形成方法，先形成第一通孔，之后在第一通孔的侧壁和底壁上依次形成第一隔离层，牺牲层和第二隔离层，限定出第二通孔，在第二通孔中形成插塞，然后去除牺牲层，第一隔离层和第二隔离层之间形成轴向空隙，之后形成第三隔离层与第一隔离层的顶部和第二隔离层的顶部搭接，成为同轴气腔套，同轴气腔套围绕插塞。因此，制备过程简单，而且形成的同轴气腔套中的轴向空隙均匀，从而有效的控制了寄生电容，由此获得的器件，性能得以提高。

上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (5)

1.一种硅穿孔结构，其特征在于，包括：

芯片层；

形成在所述芯片层底部的金属垫；

穿过所述芯片层并与所述金属垫相连接的插塞；

形成在所述芯片层顶部上并与所述插塞相连接的金属图案；以及

同轴气腔套，围绕所述插塞贯穿所述芯片层的部分，所述同轴气腔套具有轴向空隙，所述轴向空隙的长度大于等于所述芯片层的厚度。

2.如权利要求1所述的硅穿孔结构，其特征在于，所述轴向空隙的宽度为0.1μm～5μm。

3.如权利要求1所述的硅穿孔结构，其特征在于，所述同轴气腔套形成在所述金属垫上，包括第一隔离层、第二隔离层和第三隔离层，所述第一隔离层相比所述第二隔离层远离所述插塞，所述第一隔离层和所述第二隔离层在底部连接，所述第三隔离层搭接所述第一隔离层的顶部和所述第二隔离层的顶部。

4.如权利要求3所述的硅穿孔结构，其特征在于，所述第一隔离层在所述插塞相对两侧之间的距离为1μm～10μm。

5.一种半导体器件，其特征在于，包括如权利要求1～4中任一项所述的硅穿孔结构。