CN208489186U - 一种适用于分立器件封装的超高密度sot23支架结构 - Google Patents

一种适用于分立器件封装的超高密度sot23支架结构 Download PDF

Info

Publication number
CN208489186U
CN208489186U CN201821271352.0U CN201821271352U CN208489186U CN 208489186 U CN208489186 U CN 208489186U CN 201821271352 U CN201821271352 U CN 201821271352U CN 208489186 U CN208489186 U CN 208489186U
Authority
CN
China
Prior art keywords
sot23
discrete device
supporting structure
high density
ultra high
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821271352.0U
Other languages
English (en)
Inventor
施锦源
刘兴波
宋波
唐海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xinzhantong Electronics Co Ltd
Original Assignee
Shenzhen Xin Tong Tong Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xin Tong Tong Electronics Co Ltd filed Critical Shenzhen Xin Tong Tong Electronics Co Ltd
Priority to CN201821271352.0U priority Critical patent/CN208489186U/zh
Application granted granted Critical
Publication of CN208489186U publication Critical patent/CN208489186U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Packages (AREA)

Abstract

本实用新型涉及集成电路封装技术领域,特别涉及一种适用于分立器件封装的超高密度SOT23支架结构,包括一卷带式条形基板,卷带式条形基板上设置多个支架单元,多个支架单元在所述卷带式条形基板上呈27列×60行的矩阵式排列,其中,从端部的1行支架单元算起,每隔3行支架单元设置一条塑封流道,每条塑封流道的两边各排布3行支架单元,所述卷带式条形基板的竖向三分之一等分线位置处分别设置中筋,所述中筋的两边各分布9列支架单元。与现有技术相比,本实用新型的适用于分立器件封装的超高密度SOT23支架结构增大了支架单元的排布密度,提高了生产效率,降低封装成本,矩形基岛和第一引线脚上都可以放置芯片,应用十分灵活,特别适合分立器件的封装。

Description

一种适用于分立器件封装的超高密度SOT23支架结构
【技术领域】
本实用新型涉及集成电路封装技术领域,特别涉及一种适用于分立器件封装的超高密度SOT23支架结构。
【背景技术】
芯片封装,是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术,不仅起到安放、固定、密封、保护芯片和增强导热性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁。分立器件和IC是两个相对的概念,分立器件是具有单一功能的芯片,而IC是集成了多种器件功能的复杂的集成电路,两者互不可替代,各自具有十分广泛的应用领域。目前分立器件主要是二极管、三极管、MOS管产品,随着工艺的进一步成熟,芯片尺寸越来越小,单个圆片上集成的管芯数量越来越多。分立器件的封装单价越来越低,为了适应这种趋势,提高封装密度,提升封装效率,压缩封装成本是目前迫切需要研究的课题。
目前的SOT23封装以条带式为主,排数以8排为主,切断之后单条料片的支架单元数只有几百个,塑封切筋工序的效率很低。
【实用新型内容】
为了克服上述问题,本实用新型提出一种可有效解决上述问题的适用于分立器件封装的超高密度SOT23支架结构。
本实用新型解决上述技术问题提供的一种技术方案是:提供一种适用于分立器件封装的超高密度SOT23支架结构,包括一卷带式条形基板,所述卷带式条形基板上设置多个支架单元,所述多个支架单元在所述卷带式条形基板上呈27列×60行的矩阵式排列,其中,从端部的1行支架单元算起,每隔3行支架单元设置一条塑封流道,每条塑封流道的两边各排布3行支架单元,所述卷带式条形基板的竖向三分之一等分线位置处分别设置中筋,所述中筋的两边各分布9列支架单元。
优选地,所述支架单元包括用于安放主芯片的矩形基岛、分布于矩形基岛两侧的两第一引线脚和分布于矩形基岛另一侧的第二引线脚,所述第二引线脚的内引脚与矩形基岛相连接。
优选地,所述第一引线脚的宽度为矩形基岛宽度的一半,第一引线脚上放置副芯片。
优选地,所述第一引线脚和第二引线脚的外引脚通过档杆相连接,形成支架单元整体的支撑结构。
优选地,所述芯片与所述矩形基岛采用银胶粘合或共晶连接。
优选地,所述芯片与第一引线脚和第二引线脚之间通过焊线连接。
优选地,所述第一引线脚和第二引线脚的外引脚通过焊锡与PCB板相连接。
与现有技术相比,本实用新型的适用于分立器件封装的超高密度SOT23支架结构增大了支架单元的排布密度,卷带式条形基板上设置27列×60行的支架单元,切断后每条独立的料片有1620个支架单元,单条片的安装单元密度提高了接近5倍,固晶、焊线工序Index次数更少,效率更高,塑封工序按相同的模数计算,每日产能提高4倍以上,切筋工序按相同的冲切速度计算,每日产能提高4倍左右,降低封装成本;矩形基岛和第一引线脚上都可以放置芯片,矩形基岛上放置主芯片,第一引线脚上放置副芯片,应用十分灵活,特别适合分立器件的封装。
【附图说明】
图1为本实用新型一种适用于分立器件封装的超高密度SOT23支架结构的结构示意图;
图2为图1中A处放大图。
【具体实施方式】
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施实例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用于解释本实用新型,并不用于限定本实用新型。
需要说明,本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅限于指定视图上的相对位置,而非绝对位置。
另外,在本实用新型中如涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
请参阅图1,本实用新型的一种适用于分立器件封装的超高密度SOT23支架结构,包括一卷带式条形基板1,所述卷带式条形基板1上设置多个支架单元2,所述多个支架单元2在所述卷带式条形基板1上呈矩阵式排列,所述多个支架单元2具体呈27列×60行的矩阵式排列。其中,从端部的1行支架单元2算起,每隔3行支架单元2设置一条塑封流道3,每条塑封流道3的两边各排布3行支架单元2。塑封时,塑封料从塑封流道3进入,分别流入两边的支架单元2注胶口,从注胶口流入后继续流动,直至塑封料填满所有的支架单元2,最终整个适用于分立器件封装的超高密度SOT23支架结构都被塑封料填满。所述卷带式条形基板1的竖向三分之一等分线位置处分别设置中筋4,用于提高卷带式条形基板1的强度。所述中筋4的两边各分布9列支架单元2。
所述适用于分立器件封装的超高密度SOT23支架结构采用卷带式条形基板1,在固晶进料时可以连续作业,固晶完成后切断成一条条独立的料片,便于后续的塑封作业。卷带式条形基板1上设置27列×60行的支架单元2,切断后每条独立的料片有1620个支架单元2。
请参阅图2,所述支架单元2包括用于安放芯片的矩形基岛21、分布于矩形基岛21两侧的两第一引线脚23和分布于矩形基岛21另一侧的第二引线脚22,所述第二引线脚22的内引脚与矩形基岛21相连接,矩形基岛21上放置主芯片,所述第一引线脚23可用于放置副芯片,第一引线脚23的宽度为矩形基岛21宽度的一半。第一引线脚23和第二引线脚22的外引脚通过档杆24相连接,形成支架单元2整体的支撑结构。芯片与所述矩形基岛21采用银胶粘合或共晶连接,芯片与第一引线脚23和第二引线脚22之间通过焊线连接,芯片、第一引线脚23、第二引线脚22和焊线最终在塑封时被塑封料包裹起来形成独立的的保护结构。其中,第一引线脚23和第二引线脚22的外引脚通过焊锡与PCB板相连接。
与现有技术相比,本实用新型的适用于分立器件封装的超高密度SOT23支架结构增大了支架单元的排布密度,卷带式条形基板1上设置27列×60行的支架单元2,切断后每条独立的料片有1620个支架单元2,单条片的安装单元密度提高了接近5倍,固晶、焊线工序Index次数更少,效率更高,塑封工序按相同的模数计算,每日产能提高4倍以上,切筋工序按相同的冲切速度计算,每日产能提高4倍左右,降低封装成本;矩形基岛21和第一引线脚23上都可以放置芯片,矩形基岛21上放置主芯片,第一引线脚23上放置副芯片,应用十分灵活,特别适合分立器件的封装。
以上所述仅为本实用新型的较佳实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的构思之内所作的任何修改,等同替换和改进等均应包含在本实用新型的专利保护范围内。

Claims (7)

1.一种适用于分立器件封装的超高密度SOT23支架结构,其特征在于,包括一卷带式条形基板,所述卷带式条形基板上设置多个支架单元,所述多个支架单元在所述卷带式条形基板上呈27列×60行的矩阵式排列,其中,从端部的1行支架单元算起,每隔3行支架单元设置一条塑封流道,每条塑封流道的两边各排布3行支架单元,所述卷带式条形基板的竖向三分之一等分线位置处分别设置中筋,所述中筋的两边各分布9列支架单元。
2.如权利要求1所述的适用于分立器件封装的超高密度SOT23支架结构,其特征在于,所述支架单元包括用于安放主芯片的矩形基岛、分布于矩形基岛两侧的两第一引线脚和分布于矩形基岛另一侧的第二引线脚,所述第二引线脚的内引脚与矩形基岛相连接。
3.如权利要求2所述的适用于分立器件封装的超高密度SOT23支架结构,其特征在于,所述第一引线脚的宽度为矩形基岛宽度的一半,第一引线脚上放置副芯片。
4.如权利要求2所述的适用于分立器件封装的超高密度SOT23支架结构,其特征在于,所述第一引线脚和第二引线脚的外引脚通过档杆相连接,形成支架单元整体的支撑结构。
5.如权利要求2所述的适用于分立器件封装的超高密度SOT23支架结构,其特征在于,所述芯片与所述矩形基岛采用银胶粘合或共晶连接。
6.如权利要求2所述的适用于分立器件封装的超高密度SOT23支架结构,其特征在于,所述芯片与第一引线脚和第二引线脚之间通过焊线连接。
7.如权利要求2所述的适用于分立器件封装的超高密度SOT23支架结构,其特征在于,所述第一引线脚和第二引线脚的外引脚通过焊锡与PCB板相连接。
CN201821271352.0U 2018-08-07 2018-08-07 一种适用于分立器件封装的超高密度sot23支架结构 Active CN208489186U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821271352.0U CN208489186U (zh) 2018-08-07 2018-08-07 一种适用于分立器件封装的超高密度sot23支架结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821271352.0U CN208489186U (zh) 2018-08-07 2018-08-07 一种适用于分立器件封装的超高密度sot23支架结构

Publications (1)

Publication Number Publication Date
CN208489186U true CN208489186U (zh) 2019-02-12

Family

ID=65246998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821271352.0U Active CN208489186U (zh) 2018-08-07 2018-08-07 一种适用于分立器件封装的超高密度sot23支架结构

Country Status (1)

Country Link
CN (1) CN208489186U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211941A (zh) * 2019-05-22 2019-09-06 深圳市信展通电子有限公司 高密度idf型引线框架

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211941A (zh) * 2019-05-22 2019-09-06 深圳市信展通电子有限公司 高密度idf型引线框架

Similar Documents

Publication Publication Date Title
CN204102862U (zh) 一种基于腔体技术多芯片叠加封装装置
CN205920964U (zh) 一种双芯片引线框架
CN110429075A (zh) 高密度多侧面引脚外露的封装结构及其生产方法
CN208489186U (zh) 一种适用于分立器件封装的超高密度sot23支架结构
CN103985692A (zh) Ac-dc电源电路的封装结构及其封装方法
CN208489187U (zh) 一种超高密度的sod123支架结构
CN201450006U (zh) 集成存储芯片和控制芯片的半导体器件
CN203871320U (zh) Ac-dc电源电路的封装结构
CN203733783U (zh) 一种引线框架
CN207753003U (zh) 封装结构
CN202434503U (zh) 一种dip10集成电路器件及引线框、引线框矩阵
CN101847614B (zh) 一种qfn/dfn无基岛芯片封装结构
CN201527969U (zh) 集成电路封装中引线框及基岛结构
CN201804856U (zh) 表面贴装型半导体元件
CN209461442U (zh) 一种集成被动元件的芯片封装结构
CN104167403B (zh) 多脚封装的引线框架
CN209374221U (zh) 可支撑式封装器件和封装组件
CN203589000U (zh) 一种基于无框架csp封装背面植球塑封封装件
CN101447465B (zh) 一种大尺寸非接触模块封装用金属载带
CN209029369U (zh) 一种新型sot23-5l引线框架结构
CN201829483U (zh) 倒装薄的四边无引线封装的引线框及其封装结构
CN201608174U (zh) 一种半导体器件的***级封装结构
CN205984972U (zh) 一种引线框架结构
CN205488112U (zh) 一种sot223引线框架结构
CN210224022U (zh) 一种集成芯片及其集成框架

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518000 The whole building on the first floor of the factory building of Xinhao Second Industrial Zone, Xintian Community, Fuhai Street, Baoan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Xinzhantong Electronics Co., Ltd.

Address before: 2.3.4th Floor, Building A4, Hepingsiyuan Industrial Zone 2, Fuyong Street, Baoan District, Shenzhen, Guangdong, 518000

Patentee before: SHENZHEN XINZHANTONG ELECTRONICS CO.,LTD.