CN208141255U - 一种具有温度补偿功能的晶体管并联输出电路 - Google Patents
一种具有温度补偿功能的晶体管并联输出电路 Download PDFInfo
- Publication number
- CN208141255U CN208141255U CN201820810256.2U CN201820810256U CN208141255U CN 208141255 U CN208141255 U CN 208141255U CN 201820810256 U CN201820810256 U CN 201820810256U CN 208141255 U CN208141255 U CN 208141255U
- Authority
- CN
- China
- Prior art keywords
- coupled
- circuit
- parallel
- temperature
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型公开了一种具有温度补偿功能的晶体管并联输出电路,包括晶体管并联电路、第一稳压模块和第二稳压模块,所述晶体管并联电路的输入端接入信号,晶体管并联电路的第一输出端通过第一稳压模块进行信号输出,晶体管并联电路的第二输出端通过第二稳压模块进行信号输出;所述第一稳压模块和第二稳压模块包括相同的稳压电路;所述稳压电路包括温度补偿三级管Q1、温度补偿二极管D1、稳压二极管D2、稳压电路输入端和稳压电路输出端。本实用新型提供了一种具有温度补偿功能的晶体管并联输出电路,能够对晶体管并联电路的信号进行稳压输出,并基于温度补偿提高稳压效果,有助于负载的正常稳定工作。
Description
技术领域
本实用新型涉及晶体管的并联输出,特别是涉及一种具有温度补偿功能的晶体管并联输出电路。
背景技术
半导体功率器件是利用半导体材料和半导体制造工艺制造的具备输出较大功率能力的单一器件,广泛应用于放大器、开关电源或驱动电路中,现有的应用电路解决方案中,通常都需要多个功率器件,可以分别作为放大信号、功率开关和输出级等使用。
就目前而言,半导体功率器件的功率密度开始逐步提高,对于半导体器件的输出功率提出了更高要求,在单一功率管芯片不能提供足够输出功率时,常常采用两路以上的功率管芯片并联的方式来满足功率需求,在LED 阵列等多路相同负载的应用情况下,也需要多个功率管芯片分别驱动单路负载,但由于功率管芯片制造和封装过程中的固有误差,可能造成功率管芯片之间电流不能均匀分布,从而驱动的负载功率不均,并且并联的功率管进行负载驱动时,除考虑负载功率,还需要考虑功率管输出的电压稳定性,因此,常需要在功率管的输出端连接稳压电路进行稳压,但是稳压电路中的稳压器件会受到温度影响而影响稳压效果。
实用新型内容
本实用新型的目的在于克服现有技术的不足,提供一种具有温度补偿功能的晶体管并联输出电路,能够对晶体管并联电路的信号进行稳压输出,并基于温度补偿提高稳压效果,有利于负载的正常稳定工作。
本实用新型的目的是通过以下技术方案来实现的:一种具有温度补偿功能的晶体管并联输出电路,包括晶体管并联电路、第一稳压模块和第二稳压模块,所述晶体管并联电路的输入端接入信号,晶体管并联电路的第一输出端通过第一稳压模块进行信号输出,晶体管并联电路的第二输出端通过第二稳压模块进行信号输出;所述第一稳压模块和第二稳压模块包括相同的稳压电路;
所述稳压电路包括温度补偿三级管Q1、温度补偿二极管D1、稳压二极管D2、稳压电路输入端和稳压电路输出端;所述温度补偿三极管Q1的集电极通过稳压电路输入端连接到晶体管并联电路的第一输出端或第二输出端,稳压电路输入端与温度补偿三极管Q1的集电极之间还设置有接地的第一电容C1;温度补偿三极管Q1的基极与温度补偿二极管D1的阳极连接,温度补偿二极管D1的阴极与稳压二极管D2的阴极连接,稳压二极管D2的阳极接地;温度补偿三极管Q1的发射极与稳压电路输出端连接,所述温度补偿三极管Q1的发射极和稳压电路输出端之间还设置有接地的第四电容C4;所述温度补偿三极管Q1的基极还通过电阻R连接到稳压电路输入端。
优选地,所述稳压电路还包括并联的第二电容C2和第三电容C3,所述第二电容C2和第三电容C3并联后,一端连接到温度补偿三极管Q1的基极,另一端接地。
其中,所述晶体管并联电路包括第一晶体三极管T1、第二晶体三极管T2、第一耗尽型NMOS 管、第二耗尽型NMOS管和全差分运算放大器;所述第一晶体三极管T1和第二晶体三极管T2的基极连接在一起作为晶体管并联电路的输入端;所述第一晶体三极管T1的发射极连接第一耗尽型NMOS 管的漏级,第二晶体三极管T2的发射极连接第二耗尽型NMOS管的漏级;第一晶体三极管T1的发射极还与全差分运算放大器的正相输入端连接,第一耗尽型NMOS 管的栅极与全差分运算放大器的正相输出端连接;第二晶体三极管T2的发射极还与全差分运算放大器的反相输入端连接,第二耗尽型NMOS 管的栅极还与全差分运算放大器的反相输出端连接;所述第一晶体三极管T1的集电极作为晶体管并联电路的第一输出端;所述第二晶体三极管T2的集电极作为晶体管并联电路的第二输出端。
其中,所述第一耗尽型NMOS 管的源级与衬底连接在一起,且第一耗尽型NMOS 管的源级接地;所述第二耗尽型MOS管的源级与衬底连接在一起,且第二耗尽型NMOS管的源级接地。
优选地,所述温度补偿三极管Q1、第一晶体三极管T1和第二晶体三极管T2均为NPN三极管。
优选地,所述第一耗尽型NMOS 管的栅极和漏级之间连接有补偿电容C5,所述第二耗尽型NMOS管的栅极和漏级之间连接有补偿电容C6。
本实用新型的有益效果是:本实用新型能够对晶体管并联电路的信号进行稳压输出,并基于温度补偿提高稳压效果,有利于负载的正常稳定工作;通过晶体管并联电路,能够使得流过一晶体三极管T1和第二晶体三极管T2的电流相等,有助于使驱动的负载功率更加均匀。
附图说明
图1为本实用新型的原理框图;
图2为稳压电路的原理图;
图3为晶体管并联电路的原理图。
具体实施方式
下面结合附图进一步详细描述本实用新型的技术方案,但本实用新型的保护范围不局限于以下所述。
如图1所示,一种具有温度补偿功能的晶体管并联输出电路,包括晶体管并联电路、第一稳压模块和第二稳压模块,所述晶体管并联电路的输入端接入信号,晶体管并联电路的第一输出端通过第一稳压模块进行信号输出,晶体管并联电路的第二输出端通过第二稳压模块进行信号输出;所述第一稳压模块和第二稳压模块包括相同的稳压电路;
如图2所示,所述稳压电路包括温度补偿三级管Q1、温度补偿二极管D1、稳压二极管D2、稳压电路输入端和稳压电路输出端;所述温度补偿三极管Q1的集电极通过稳压电路输入端连接到晶体管并联电路的第一输出端或第二输出端,稳压电路输入端与温度补偿三极管Q1的集电极之间还设置有接地的第一电容C1;温度补偿三极管Q1的基极与温度补偿二极管D1的阳极连接,温度补偿二极管D1的阴极与稳压二极管D2的阴极连接,稳压二极管D2的阳极接地;温度补偿三极管Q1的发射极与稳压电路输出端连接,所述温度补偿三极管Q1的发射极和稳压电路输出端之间还设置有接地的第四电容C4;所述温度补偿三极管Q1的基极还通过电阻R连接到稳压电路输入端。
所述稳压电路还包括并联的第二电容C2和第三电容C3,所述第二电容C2和第三电容C3并联后,一端连接到温度补偿三极管Q1的基极,另一端接地。
由于晶体管并联输出电路的输出端通过稳压电路进行信号输出,故保证了输出的电压稳定性,同时,由于稳压电路具有温度补偿功能,故减小了环境温度变化对信号输出的影响,进一步提高了输出的稳定性,具体地:三极管Q1的BE结和二极管D1的PN结随着温度下降结电压变大,当温度降低时,二极管D1的正向导通电压增大,使得三极管Q1的基极的基准电压增大,但是低温状态下,三极管Q1的PE结电压也增大,最终使得输出电压保持不变,也就是说,二极管D1与三极管PE结的节电压方向相反,从而起到温度补偿作用。
如图3所示,所述晶体管并联电路包括第一晶体三极管T1、第二晶体三极管T2、第一耗尽型NMOS 管、第二耗尽型NMOS管和全差分运算放大器;所述第一晶体三极管T1和第二晶体三极管T2的基极连接在一起作为晶体管并联电路的输入端;所述第一晶体三极管T1的发射极连接第一耗尽型NMOS 管的漏级,第二晶体三极管T2的发射极连接第二耗尽型NMOS管的漏级;第一晶体三极管T1的发射极还与全差分运算放大器的正相输入端连接,第一耗尽型NMOS 管的栅极与全差分运算放大器的正相输出端连接;第二晶体三极管T2的发射极还与全差分运算放大器的反相输入端连接,第二耗尽型NMOS 管的栅极还与全差分运算放大器的反相输出端连接;所述第一晶体三极管T1的集电极作为晶体管并联电路的第一输出端;所述第二晶体三极管T2的集电极作为晶体管并联电路的第二输出端;并且所述第一晶体三级管T1与第二晶体三级管T2的宽长比相等。
工作时,输入信号使两个晶体三极管开启,产生集电极电流,集电极电流在耗尽型NMOS管的漏端产生压降,理想状态下,电流相等时,两个晶体三极管的基极到发射极电压降应该相等,全差分运算放大器的两个输入端电压相等。当电流不相等时,全差分运算放大器的输入端电压有差别,例如当第一晶体三极管T1的基极电流不足时,将会使得第一晶体三极管T1的VBE压降较小,全差分运算放大器正相输入端电压较高,则正相输出端电压增大,使第一耗尽型NMOS 管MH1 栅极电压增大,MH1 导通压降降低,电流增大,从而补偿第一晶体三极管T1的输出电流,MH1 导通压降,即MH1 的VDS 下降,拉低全差分运算放大器正相输入端电压,直到全差分运算放大器的两个输入端电压相等,使得稳定状态下,不仅两个晶体三极管的VBE 相等,同时两个耗尽型NMOS 管的VDS 也相等,都促使流过每一晶体三级管的电流相等,也有助于使驱动的负载功率更加均匀。
采用耗尽管是因为其在栅极电压为零时仍然可以导通,避免了采用增强型MOS 在开机时可能出现的全差分运算放大器某一输出端电压很低或为零导致不能开启的状态;
所述温度补偿三极管Q1、第一晶体三极管T1和第二晶体三极管T2均为NPN三极管。
在本申请的实施例中,所述第一耗尽型NMOS 管与第二耗尽型NMOS管的宽长比相等;所述第一耗尽型NMOS 管与第二耗尽型NMOS管的版图布局为对称设置,且第一耗尽型NMOS 管到第一晶体三级管T1的走线长度等于第二耗尽型NMOS 管到第二晶体三级管T2的走线长度,第一耗尽型NMOS 管到第一晶体三级管T1的走线宽度等于第二耗尽型NMOS 管到第二晶体三级管T2的走线宽度;所述第一耗尽型NMOS 管的源级与衬底连接在一起,且第一耗尽型NMOS 管的源级接地;所述第二耗尽型MOS管的源级与衬底连接在一起,且第二耗尽型NMOS管的源级接地。
在本申请的实施例中,所述第一耗尽型NMOS 管的栅极和漏级之间连接有补偿电容C5,所述第二耗尽型NMOS管的栅极和漏级之间连接有补偿电容C6;由于全差分运算放大器输出端和输入端分别是NMOS 管的栅极和漏极,在全差分运算放大器的反馈环路中,根据密勒效应,栅漏之间的电容在小信号分析中被等效放大,从而产生一个主极点,反馈环路的稳定性增加;当在栅漏之间增加额外的补偿电容时,密勒效应同样使得该电容被放大,更容易获得优良的频率稳定性。
综上所述,本实用新型能够对晶体管并联电路的信号进行稳压输出,并基于温度补偿提高稳压效果,有利于负载的正常稳定工作;通过晶体管并联电路,能够使得流过一晶体三极管T1和第二晶体三极管T2的电流相等,有助于使驱动的负载功率更加均匀。
最后应当说明的是,以上仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (7)
1.一种具有温度补偿功能的晶体管并联输出电路,其特征在于:包括晶体管并联电路、第一稳压模块和第二稳压模块,所述晶体管并联电路的输入端接入信号,晶体管并联电路的第一输出端通过第一稳压模块进行信号输出,晶体管并联电路的第二输出端通过第二稳压模块进行信号输出;所述第一稳压模块和第二稳压模块包括相同的稳压电路;
所述稳压电路包括温度补偿三级管Q1、温度补偿二极管D1、稳压二极管D2、稳压电路输入端和稳压电路输出端;所述温度补偿三极管Q1的集电极通过稳压电路输入端连接到晶体管并联电路的第一输出端或第二输出端,稳压电路输入端与温度补偿三极管Q1的集电极之间还设置有接地的第一电容C1;温度补偿三极管Q1的基极与温度补偿二极管D1的阳极连接,温度补偿二极管D1的阴极与稳压二极管D2的阴极连接,稳压二极管D2的阳极接地;温度补偿三极管Q1的发射极与稳压电路输出端连接,所述温度补偿三极管Q1的发射极和稳压电路输出端之间还设置有接地的第四电容C4;所述温度补偿三极管Q1的基极还通过电阻R连接到稳压电路输入端。
2.根据权利要求1所述的一种具有温度补偿功能的晶体管并联输出电路,其特征在于:所述稳压电路还包括并联的第二电容C2和第三电容C3,所述第二电容C2和第三电容C3并联后,一端连接到温度补偿三极管Q1的基极,另一端接地。
3.根据权利要求1所述的一种具有温度补偿功能的晶体管并联输出电路,其特征在于:所述晶体管并联电路包括第一晶体三极管T1、第二晶体三极管T2、第一耗尽型NMOS 管、第二耗尽型NMOS管和全差分运算放大器;所述第一晶体三极管T1和第二晶体三极管T2的基极连接在一起作为晶体管并联电路的输入端;所述第一晶体三极管T1的发射极连接第一耗尽型NMOS 管的漏级,第二晶体三极管T2的发射极连接第二耗尽型NMOS管的漏级;第一晶体三极管T1的发射极还与全差分运算放大器的正相输入端连接,第一耗尽型NMOS 管的栅极与全差分运算放大器的正相输出端连接;第二晶体三极管T2的发射极还与全差分运算放大器的反相输入端连接,第二耗尽型NMOS 管的栅极还与全差分运算放大器的反相输出端连接;所述第一晶体三极管T1的集电极作为晶体管并联电路的第一输出端;所述第二晶体三极管T2的集电极作为晶体管并联电路的第二输出端。
4.根据权利要求3所述的一种具有温度补偿功能的晶体管并联输出电路,其特征在于:所述温度补偿三极管Q1、第一晶体三极管T1和第二晶体三极管T2均为NPN三极管。
5.根据权利要求3所述的一种具有温度补偿功能的晶体管并联输出电路,其特征在于:所述第一耗尽型NMOS 管的栅极和漏级之间连接有补偿电容C5,所述第二耗尽型NMOS管的栅极和漏级之间连接有补偿电容C6。
6.根据权利要求3所述的一种具有温度补偿功能的晶体管并联输出电路,其特征在于:所述第一耗尽型NMOS 管的源级与衬底连接在一起,且第一耗尽型NMOS 管的源级接地。
7.根据权利要求3所述的一种具有温度补偿功能的晶体管并联输出电路,其特征在于:所述第二耗尽型MOS管的源级与衬底连接在一起,且第二耗尽型NMOS管的源级接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820810256.2U CN208141255U (zh) | 2018-05-29 | 2018-05-29 | 一种具有温度补偿功能的晶体管并联输出电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820810256.2U CN208141255U (zh) | 2018-05-29 | 2018-05-29 | 一种具有温度补偿功能的晶体管并联输出电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208141255U true CN208141255U (zh) | 2018-11-23 |
Family
ID=64314570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820810256.2U Expired - Fee Related CN208141255U (zh) | 2018-05-29 | 2018-05-29 | 一种具有温度补偿功能的晶体管并联输出电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208141255U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112054663A (zh) * | 2020-07-23 | 2020-12-08 | 北京控制工程研究所 | 一种低温漂过压保护*** |
-
2018
- 2018-05-29 CN CN201820810256.2U patent/CN208141255U/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112054663A (zh) * | 2020-07-23 | 2020-12-08 | 北京控制工程研究所 | 一种低温漂过压保护*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100559688C (zh) | 带温度补偿的欠压锁定电路 | |
CN103513689B (zh) | 一种低功耗基准源电路 | |
CN104216455B (zh) | 用于4g通信芯片的低功耗基准电压源电路 | |
CN104682898A (zh) | 一种用于功率放大器的有源偏置电路及通信设备 | |
CN108037791A (zh) | 一种无运放的带隙基准电路 | |
CN102622038A (zh) | 带隙基准电压源电路和带隙基准电压源 | |
WO2021258277A1 (zh) | 一种基于GaAs HBT工艺的功放芯片偏置电路 | |
CN104615185B (zh) | 一种基准电压源启动电路 | |
CN104111688A (zh) | 一种具有温度监测功能的BiCMOS无运放带隙电压基准源 | |
WO2014107936A1 (zh) | 一种超低功耗的低压差稳压电源电路与射频识别标签 | |
CN201178377Y (zh) | 带温度补偿的欠压锁定电路 | |
CN208141255U (zh) | 一种具有温度补偿功能的晶体管并联输出电路 | |
CN106502301A (zh) | 带隙基准和低压差线性稳压器的兼容电路 | |
CN108427468A (zh) | 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源 | |
CN108363447A (zh) | 一种具有工艺补偿的低温度系数全mos型电流源电路 | |
CN101320279B (zh) | 电流产生器 | |
CN106227287A (zh) | 具有保护电路的低压差线性稳压器 | |
CN102854913A (zh) | 一种带隙基准电压源电路 | |
CN103123512B (zh) | 带隙基准电路 | |
CN205282870U (zh) | 激光器恒流源驱动电路 | |
US9837964B2 (en) | Amplifier system and device | |
CN205961501U (zh) | 一种电流自适应低功耗led驱动电路 | |
CN105955379B (zh) | 一种可关断的高压启动电路 | |
CN101000931B (zh) | P沟道大功率半导体恒电流二极管及其制作方法 | |
CN204031121U (zh) | 并联均流晶体管输出级 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181123 Termination date: 20190529 |