CN208092129U - 一种基于fpga和arm的幅频特性测试仪 - Google Patents

Abstract

本实用新型涉及一种基于FPGA和ARM的幅频特性测试仪，属于数字频率特性测量领域。该测试仪包括FPGA、D/A转换器、低通滤波器、被测网络、程控增益放大电路、A/D转换器、处理器模块和人机交互模块，其中：FPGA、D/A转换器、低通滤波器和被测网络顺序连接，FPGA、A/D转换器、程控增益放大电路和被测网络顺序连接，处理器模块和人机交互模块连接，处理器模块和FPGA双向连接。该测试仪成本低、易实现、可扩展性强，可用于学生实验。

Description

一种基于FPGA和ARM的幅频特性测试仪

技术领域

本实用新型涉及一种基于FPGA（现场可编程门阵列）和ARM（高级RISC处理器）的幅频特性测试仪，属于数字频率特性测量领域。

背景技术

频率特性是线性网络的重要性能指标之一。如果能够获得某一线性放大器的幅频特性，便可确定该放大器的通频带，如果输入信号的频率成分仅仅分布在该通频带内，放大器对输入信号各频率分量才可能具有相对一致的电压增益和失真相对小的群时延特性。

频率特性测试仪（俗称扫频仪）是对电路网络频域特性有效测量的主要仪器，它可以测量诸如电压放大器频率特性、各类有源或无源滤波器滤波特性、中频放大器调谐特性等。

随着数字频率合成技术及集成电路技术发展，频率特性测试仪中的分立元件趋于集成化，电路方式趋于数字化。最显著的技术改进在于扫频信号发生器，这得益于直接数字频率合成器（DDFS：Direct Digital Frequency Synthesizer）技术及其相关集成芯片的日臻完善。但因目前DDFS技术的一些局限，低成本的DDFS扫频源的最高输出频率仍然有限。

扫频频率不是很高的数字式频率特性测试仪，其主体电路多由单片机、FPGA、DDFS专用集成芯片等组合而成，加到被测网络输入端的是频率步进式的扫频信号。在单片机的控制下，在每一扫频的离散频点上，对被测网络输出电压进行峰值包络检波，检波输出电压由A/D采集，送入单片机进行增益计算。同样，在每一扫频的离散频点上，对被测网络输入、输出信号进行实时比相（鉴相），可得到被测网络的相频特性。数字式频率特性测试仪可方便地采用LCD（液晶显示屏）显示频率特性曲线以及标注的数字/符号。

实用新型内容

本实用新型提出了一种基于FPGA和ARM的幅频特性测试仪，该测试仪成本低、易实现、可扩展性强，可用于学生实验。

本实用新型为解决其技术问题采用如下技术方案：

一种基于FPGA和ARM的幅频特性测试仪，包括FPGA、D/A转换器、低通滤波器、被测网络、程控增益放大电路、A/D转换器、处理器模块和人机交互模块，其中：FPGA、D/A转换器、低通滤波器和被测网络顺序连接，FPGA、A/D转换器、程控增益放大电路和被测网络顺序连接，处理器模块和人机交互模块连接，处理器模块和FPGA双向连接。

所述FPGA202采用Xilinx Artix-7系列XC7A35T-1CSG324C芯片。

所述低通滤波器采用巴特沃斯滤波器。

所述程控增益放大电路采用PGA204可编程增益放大器。

所述人机交互模块包括4*4矩阵键盘和LCD12864液晶显示屏。

所述D/A转换器采用DAC900高速数模转换芯片，速率高达165MSPS，数字位宽达到10bits。

所述A/D转换器采用ADC10080高速模数转换芯片，速率高达80MSPS，数字位宽达到10bits。

所述处理器模块采用ARM-TM4C1294 Launchpad开发板。

本实用新型的有益效果如下：

可实现对被测网络0~10MHz范围内的幅频特性测量，在LCD上实时显示被测网络的幅频特性曲线，成本低、模块化设计、易于实现、面向学生实验，良好的硬件架构及可再编程能力使其可应用于其他高速数据采集与产生的场合，具有良好的可扩展性。

附图说明

图1是本实用新型所述的基于FPGA和ARM的幅频特性测试仪的结构图。

图2是本实用新型所述的基于FPGA的DDS信号数据输出基本结构图。

图3是本实用新型所述的基于FPGA的输入信号幅度检测原理图。

图4是本实用新型所述的ARM-TM4C1294软件设计结构图。

具体实施方式

下面结合附图对本实用新型进行详细的描述。

如图1所示，一种基于FPGA和ARM的幅频特性测试仪包括FPGA、D/A转换器、低通滤波器、被测网络、程控增益放大电路、A/D转换器、处理器模块和人机交互模块。

FPGA202采用Xilinx Artix-7系列XC7A35T-1CSG324C芯片，完成DDS（直接数字频率合成）信号数据输出和输入信号幅度检测；

低通滤波器采用无源低通滤波器设计，选择巴特沃斯滤波器；

程控增益放大电路采用PGA204可编程增益放大器；

处理器模块采用ARM-TM4C1294 Launchpad开发板，与FPGA202通信，完成DDS扫频信号频率控制和幅频特性计算，以及实现对人机交互模块的控制；

人机交互模块包括4*4矩阵键盘和LCD12864液晶显示屏；

D/A转换器采用DAC900高速数模转换芯片，速率高达165MSPS，数字位宽达到10bits；

A/D转换器采用ADC10080高速模数转换芯片，速率高达80MSPS，数字位宽达到10bits；

DAC900和ADC10080均与XC7A35T-1CSG324C FPGA芯片集成在数模混合电路模块上，ADC10080有两路，仅支持单端信号输入，不支持差分信号。

如图2所示，DDS主要由相位累加器、波形数据表和D/A转换器构成。相位累加器由N位加法器与N位寄存器构成。每来一个时钟，加法器就将频率控制字与累加寄存器输出的相位数据相加，相加的结果又反馈至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。用相位累加器输出的数据，作为波形数据表的相位采样地址，把存储在波形数据表中的波形采样经查表找出，完成相位到幅度的转换。波形数据表的输出数据送到D/A转换器，由D/A转换器将数字信号转换成模拟信号输出。TM4C1294通过控制DDS的频率控制字K的大小，即可产生频率连续变化的正弦波。

如图3所示，采用A/D 10位并行输出器件采集被测信号峰值，输出10bit并行转换信号到FPGA输入端，当A/D转换信号大于计数器的计数值，数值比较器的输出为高电平，与门导通，时钟被送到计数器的时钟输入端，计数器开始计数，当计数器的计数值大于A/D转换信号值，数值比较器输出为低电平，封锁与门，计数器停止计数，输出被测信号的峰值。

如图4所示，ARM-TM4C1294软件设计由控制程序模块、算法程序模块和驱动程序模块三部分组成。控制程序模块作为整个***的核心，协调整体***的工作，控制驱动程序模块和算法程序模块。算法程序模块用于计算幅频特性，TM4C1294通过控制总线读取响应信号与激励信号的幅值，并考虑信号调理电路的增益，求出幅值比，即可计算出被测网络的幅频特性。驱动程序模块包括与FPGA通信驱动、显示驱动和模拟电路控制驱动。通信驱动实现TM4C1294通过EPI（External Peripheral Interface 片内***接口）并行总线与FPGA的通信；显示驱动实现对液晶显示屏LCD12864的控制；模拟电路控制驱动实现对程控放大电路的增益控制。

实施例1：

通过FPGA内部搭建的DDS产生0--10 MHz扫频范围的正弦波扫频信号数据，经高速D/A转换器转换为正弦信号，经过低通滤波器平滑滤波，作为被测网络的激励信号。被测网络响应信号经过程控增益放大电路，由A/D转换器采集后输入FPGA，得到激励信号经被测网络后幅度。激励信号产生及输入信号幅度检测经由TM4C1294处理控制，可在LCD上实时显示被测网络的幅频特性曲线。

Claims (8)

1.一种基于FPGA和ARM的幅频特性测试仪，其特征在于：包括FPGA、D/A转换器、低通滤波器、被测网络、程控增益放大电路、A/D转换器、处理器模块和人机交互模块，其中：FPGA、D/A转换器、低通滤波器和被测网络顺序连接，FPGA、A/D转换器、程控增益放大电路和被测网络顺序连接，处理器模块和人机交互模块连接，处理器模块和FPGA双向连接。

2.根据权利要求1所述的一种基于FPGA和ARM的幅频特性测试仪，其特征在于，所述FPGA采用Xilinx Artix-7系列XC7A35T-1CSG324C芯片。

3.根据权利要求1所述的一种基于FPGA和ARM的幅频特性测试仪，其特征在于，所述低通滤波器采用巴特沃斯滤波器。

4.根据权利要求1所述的一种基于FPGA和ARM的幅频特性测试仪，其特征在于，所述程控增益放大电路采用PGA204可编程增益放大器。

5.根据权利要求1所述的一种基于FPGA和ARM的幅频特性测试仪，其特征在于，所述人机交互模块包括4*4矩阵键盘和LCD12864液晶显示屏。

6.根据权利要求1所述的一种基于FPGA和ARM的幅频特性测试仪，其特征在于，所述D/A转换器采用DAC900高速数模转换芯片，速率高达165MSPS，数字位宽达到10bits。

7.根据权利要求1所述的一种基于FPGA和ARM的幅频特性测试仪，其特征在于，所述A/D转换器采用ADC10080高速模数转换芯片，速率高达80MSPS，数字位宽达到10bits。

8.根据权利要求1所述的一种基于FPGA和ARM的幅频特性测试仪，其特征在于，所述处理器模块采用ARM-TM4C1294 Launchpad开发板。