CN208063339U

CN208063339U - 一种视频信号解析电路、视频信号解析装置及发送卡

Info

Publication number: CN208063339U
Application number: CN201820539026.7U
Authority: CN
Inventors: 张文杭; 熊增辉; 张鑫锋
Original assignee: Hangzhou Hikvision Digital Technology Co Ltd
Current assignee: Hangzhou Hikvision Digital Technology Co Ltd
Priority date: 2018-04-16
Filing date: 2018-04-16
Publication date: 2018-11-06
Anticipated expiration: 2028-04-16

Abstract

本申请提供一种视频信号解析电路、视频信号解析装置及发送卡，该视频信号解析电路包括第一信号转换模块和第二信号转换模块；其中：所述第一信号转换模块，用于将输入的HDMI2.0信号转换为HDMI1.4信号，并将所述HDMI1.4信号输出给所述第二信号转换模块；所述第二信号转换模块，用于将输入的HDMI1.4信号转换为并口数据，并输出所述并口数据。该视频信号解析电路可以实现FPGA芯片对HDMI2.0信号的识别和处理。

Description

一种视频信号解析电路、视频信号解析装置及发送卡

技术领域

本申请涉及LED(Light Emitting Diode，发光二极管)显示屏显示技术，尤其涉及一种视频信号解析电路、视频信号解析装置及发送卡。

背景技术

4K@60HZ(每秒传输60帧3840*2160分辨率的画面)LED发送卡是一种支持HDMI(High Definition Multimedia Interface，高清晰度多媒体接口)2.0或DP(DisplayPort，显示接口)(一种高清数字显示接口标准)1.2信号4K@60HZ接入的发送卡。

目前，发送卡主控一般采用性能较高的FPGA(Field－Programmable Gate Array，现场可编程门阵列)芯片为核心处理芯片，因此，如何使FPGA能够识别并处理HDMI2.0或DP1.2协议的信号成为4K@60HZ LED发送卡实现所面临的一个亟需解决的技术问题。

发明内容

有鉴于此，本申请提供一种视频信号解析电路、视频信号解析装置及发送卡。

具体地，本申请是通过如下技术方案实现的：

根据本申请实施例的第一方面，提供一种视频信号解析电路，其特征在于，包括第一信号转换模块和第二信号转换模块；其中：

所述第一信号转换模块，用于将输入的高清晰度多媒体接口HDMI2.0信号转换为HDMI1.4信号，并将所述HDMI1.4信号输出给所述第二信号转换模块；

所述第二信号转换模块，用于将输入的HDMI1.4信号转换为并口数据，并输出所述并口数据。

可选的，所述第一信号转换模块，具体用于将输入的HDMI2.0信号按奇偶、上下或左右分割为两个HDMI1.4信号，并将所述HDMI1.4信号输出给所述第二信号转换模块。

可选的，所述视频信号解析电路还包括第三信号转换模块；其中：

所述第三信号转换模块，用于将输入的显示接口DP1.2信号转换为HDMI2.0信号，并将所述HDMI2.0信号输出给所述第一信号转换模块。

根据本申请实施例的第二方面，提供一种视频信号解析装置，包括上述视频信号解析电路。

可选的，所述视频信号解析装置的输出端与FPGA芯片的输入端连接。

根据本申请实施例的第三方面，提供一种发送卡，包括上述视频信号解析电路和FPGA芯片；其中：

所述FPGA芯片，用于接收所述视频信号解析电路输出的并口数据，按照预设协议对输入的并口数据进行处理，并输出处理后的数据。

可选的，所述发送卡还包括物理层PHY芯片；其中：

所述FPGA芯片，具体用于将处理后的数据输出给所述物理层PHY芯片；

所述物理层PHY芯片，用于将所述处理后的数据处理为数据包，并发送所述数据包。

可选的，所述FPGA芯片，具体用于通过串行器/解码器SD将处理后的数据输出给所述物理层PHY芯片。

本申请实施例的视频信号解析电路，通过设置用于将HDMI2.0信号转换为HDMI1.4信号的第一信号转换模块，以及用于将第一信号转换模块输出的HDMI1.4信号转换为并口数据，并输出并口数据的第二信号转换模块，实现了FPGA芯片对HDMI2.0信号的识别和处理。

附图说明

图1是本申请一示例性实施例示出的一种视频信号解析电路的示意图；

图2是本申请又一示例性实施例示出的一种视频信号解析电路的示意图；

图3是本申请一示例性实施例示出的一种发送卡的结构示意图；

图4是本申请又一示例性实施例示出的一种发送卡的结构示意图；

图5是本申请一示例性实施例示出的一种发送卡的结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

为了使本领域技术人员更好地理解本申请实施例提供的技术方案，并使本申请实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请实施例中技术方案作进一步详细的说明。

请参见图1，为本申请实施例提供的一种视频信号解析电路的示意图，如图1所示，该视频信号解析电路可以包括第一信号转换模块110以及第二信号转换模块120；其中：

第一信号转换模块110，用于将输入的HDMI2.0信号转换为HDMI1.4信号，并将该HDMI1.4信号输出给第二信号转换模块120；

第二信号转换模块120，用于将输入的HDMI1.4信号转换为并口数据，并输出该并口数据。

在本申请实施例中，为了使输入的HDMI2.0信号能够被FPGA芯片识别和处理，在将HDMI2.0信号输入FPGA芯片之前，可以先将HDMI2.0信号转换为FPGA芯片能够识别的并口数据，例如，RGB(Red，Green，Blue，红绿蓝)数据(也可以称为VP(Video Pixel，视频像素)data(数据)、HV(Horizontal/Vertical，行场)控制信号。

具体地，在本申请实施例中，对于输入的HDMI2.0信号(最大6Gb/s per channel，6Gb每秒每通道)，可以先通过第一信号转换模块110将其转换为HDMI1.4信号(最大3Gb/sper channel)，并将该HDMI1.4信号输出给第二信号转换模块120，进而，第二信号转换模块120可以将输入的HDMI1.4信号转换为并口数据，并输出该并口数据，例如，将该并口数据输出给FPGA芯片，由FPGA芯片对该并口数据进行识别和处理。

其中，第一信号转换模块110可以包括但不限于支持全带宽HDMI2.0的双模集成电路(Integrated Circuit，简称IC)，如全带宽HDMI 2.0/MHL(Mobile High-DefinitionLink，移动终端高清影音标准接口)3.0双模IC，可以将输入的HDMI2.0信号转换为HDMI1.4信号；第二信号转换模块120可以包括但不限于HDMI1.4接收器IC，如HDMI1.4 4K-RGB转换芯片，可以将HDMI1.4信号转换为并口数据。

本申请实施例中，由于HDMI2.0信号为4K@60HZ信号，而HDMI1.4信号4K@30HZ信号，因此，一个HDMI2.0信号可以被转换为两个HDMI1.4信号。

相应地，在本申请实施例中，每一个第一信号转换模块110的输出端可以连接两个第二信号转换模块120，第一信号转换模块110将一个HDMI2.0信号转换为两个HDMI1.4信号之后，可以分别输出给该两个第二信号转换模块120，由该两个第二信号转换模块120分别将输入的HDMI1.4信号转换为并口数据，并输出给FPGA芯片。

在本申请其中一个实施例中，第一信号转换模块110，可以具体用于将输入的HDMI2.0信号按奇偶、上下或左右分割为两个HDMI1.4信号，并将该HDMI1.4信号输出给第二信号转换模块。

进一步地，在本申请实施例中，为了使输入的DP1.2信号也能被FPGA芯片识别，在将DP1.2信号输入FPGA芯片之前，可以将DP1.2信号也转换为FPGA芯片能够识别的并口数据。

相应地，请参见图2，在本申请其中一个实施例中，视频信号解析电路还可以包括第三信号转换模块130；其中：

第三信号转换模块130，用于将输入的DP1.2信号转换为HDMI2.0信号，并将该HDMI2.0视频信号输出给第一信号转换模块110。

在该实施例中，对于输入的DP1.2信号，可以先通过第三信号转换模块130将该DP1.2信号转换为HDMI2.0信号，并将该HDMI2.0信号输出给第一信号转换模块110。

第一信号转换模块110接收到输入的HDMI2.0信号之后，可以将其转换为HDMI1.4信号，并输出给第二信号转换模块120，由第二信号转换模块120将其转换为并口数据，并输出该并口数据，如输出给FPGA芯片。

其中，第三信号转换模块130可以包括但不限于PS转HDMI2.0转换芯片，可以将PS1.2信号转换为HDMI2.0信号。

可见，在本申请实施例中，通过图1所示的视频信号解析电路，可以将输入的HDMI2.0信号转换为并口数据，并输出给FPGA芯片，从而实现了输入的HDMI2.0信号能够被FPGA芯片识别和处理。

此外，通过图2所示的视频信号解析电路，还可以进一步将输入的DP1.2信号也转换为并口数据，并输出给FPGA芯片，从而实现了输入的DP1.2信号能够被FPGA芯片识别和处理。

进一步地，本申请实施例还提供一种视频信号解析装置，该视频信息解析装置可以包括图1或图2所示的视频信号解析电路。

在一种实施方式中，该视频信号解析装置的输出端与FPGA芯片的输入端连接。

在该实施方式中，上述视频信号解析装置可以作为视频信号源与FPGA芯片之间的中转装置。

具体地，可以将该视频信号解析装置的输出端与FPGA芯片的输入端连接，视频信号源输出的视频信号，如HDMI2.0信号或DP1.2信号通过该视频信号解析装置的输入端输入该视频信号解析装置，视频信号解析装置通过视频信号解析电路按照上述方式将其转换为并口数据，并输出至FPGA芯片(如4K@60HZ发送卡的FPGA芯片)，通过将HDMI2.0信号或DP1.2信号转换为FPGA芯片能够识别和处理的信号，实现了发送卡的FPGA芯片对HDMI2.0信号或DP1.2信号的识别和处理。

请参见图3，为本申请实施例提供的一种发送卡的结构示意图，如图3所示，该发送卡可以包括视频信号解析电路310以及FPGA芯片320；其中：

该视频信号解析电路的结构可以如图1或图2所示；

FPGA芯片320，用于接收视频信号解析电路输出的并口数据，按照预设协议对输入的并口数据进行处理，并输出处理后的数据。

本申请实施例中，对于输入的HDMI2.0信号，发送卡可以通过图1或图2所示的视频信号解析电路310将其转换为并口数据，并将得到的并口数据输出给FPGA芯片320。

对于输入的DP1.2信号，发送卡可以通过如图2所示的视频信号解析电路310将其转换为并口数据，并将得到的并口数据输出给FPGA芯片320。

FPGA芯片320接收到并口数据时，可以按照预设协议(即自有协议)进行处理，并输出处理后的数据。

请参见图4，在本申请其中一个实施例中，上述发送卡还可以包括PHY(物理层)芯片330；其中：

FPGA芯片320，可以具体用于将处理后的数据输出给PHY芯片330；

PHY芯片330，可以用于将接收到的处理后的数据处理为数据包，并发送该数据包。

在该实施例中，FPGA芯片320按照预设协议对并口数据进行处理后，可以将其输出给PHY芯片330(如千兆PHY芯片)，由PHY芯片330向外发送。

PHY芯片330接收到FPGA芯片320传输过来的处理后的数据时，可以将其打包为数据包(如千兆数据包)，并发送出去，如发送给接收卡。

在一个示例中，FPGA芯片320可以通过SD(Serializer/Deserializer，串行器/解串器)(如5G SD)将处理后的数据输出给PHY芯片330。

需要说明的是，在实际应用中，发送卡中还需要包括存储单元(未在图中示出)，如DDR(Double Data Rate双倍速率同步动态随机存储器)3。

可见，在本申请实施例中，通过视频信号解析电路对输入的HDMI2.0信号进行预处理，使FPGA芯片可以对输入发送卡的HDMI2.0信号进行识别和处理。

当视频信号解析电路的结构如图2所示时，FPGA芯片还可以对输入发送卡的DP1.2信号进行识别和处理。

为了使本领域技术人员更好地理解本申请实施例提供的技术方案，下面结合具体实例对申请实施例提供的发送卡的工作原理进行说明。

请参见图5，为本申请实施例提供的一种发送卡的结构示意图，其中，图5所示的发送卡的信号处理流程可以如下：

一、HDMI2.0信号

在该实施例中，对于输入发送卡的HDMI2.0信号，发送卡可以通过视频信号解析电路中的第一信号转换模块按奇偶/上下/左右分割成两个HDMI1.4信号，并将该两个HDMI1.4信号分别输出给两个第二信号转换模块。

第二信号转换模块接收到HDMI1.4信号时，可以将该HDMI1.4信号转换为并口数据，并输出给FPGA芯片。

FPGA芯片接收到RBG并口数据时，可以按照自有协议对其进行处理，并将处理后的数据通过5G SD输出给千兆PHY芯片。

千兆PHY芯片接收到FPGA芯片传输的处理后的数据时，可以将其打包为千兆数据包，并发送给接收卡。

二、DP1.2信号

在该实施例中，对于输入发送卡的DP1.2信号，发送卡可以通过第三信号转换模块将其转换为HDMI2.0信号，并输出给第一信号转换模块。

第一信号转换模块接收到第三信号转换模块输出的HDMI2.0信号时，可以按奇偶/上下/左右分割成两个HDMI1.4信号，并将该两个HDMI1.4信号分别输出给两个第二信号转换模块。

本申请实施例中，通过设置包括用于将HDMI2.0信号转换为HDMI1.4信号的第一信号转换模块，以及用于将第一信号转换模块输出的HDMI1.4信号转换为并口数据，并输出并口数据的第二信号转换模块的视频信息解析电路，实现了FPGA芯片对HDMI2.0信号的识别和处理，且实现成本较低。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims

1.一种视频信号解析电路，其特征在于，包括第一信号转换模块和第二信号转换模块；其中：

2.根据权利要求1所述的视频信号解析电路，其特征在于，

所述第一信号转换模块，具体用于将输入的HDMI2.0信号按奇偶、上下或左右分割为两个HDMI1.4信号，并将所述HDMI1.4信号输出给所述第二信号转换模块。

3.根据权利要求1所述的视频信号解析电路，其特征在于，还包括第三信号转换模块；其中：

4.一种视频信号解析装置，其特征在于，包括权利要求1-3任一项所述的视频信号解析电路。

5.根据权利要求4所述的视频信号解析装置，其特征在于，所述视频信号解析装置的输出端与可编程门阵列FPGA芯片的输入端连接。

6.一种发送卡，其特征在于，包括如权利要求1-3任一项所述的视频信号解析电路和可编程门阵列FPGA芯片；其中：

7.根据权利要求6所述的发送卡，其特征在于，还包括物理层PHY芯片；其中：

8.根据权利要求7所述的发送卡，其特征在于，

所述FPGA芯片，具体用于通过串行器/解码器SD将处理后的数据输出给所述物理层PHY芯片。