CN208026861U - L波段低相噪频率源 - Google Patents

Abstract

本实用新型公开了一种L波段低相噪频率源，包括参考源模块、时钟信号模块、本振信号模块、控制电路模块；所述参考源模块产生80MHz参考源信号分别输出至时钟信号模块、本振信号模块、控制电路模块；所述时钟信号模块用于实现参考源信号的四分频，产生雷达***的20MHz时钟信号及功率检测信号；所述控制电路模块主要包括FPGA控制电路，用于控制本振信号模块输出频率信号及接收参考源信号、功率检测信号用于判断***故障信息。本实用新型采用直接模拟合成和直接数字合成相结合的频率合成方式，使得频率源具有较低的相位噪声、较高的输出频谱纯度、跳频时间间隔短，良好的寄生抑制性能，较高的频率分辨率。

Description

L波段低相噪频率源

技术领域

本实用新型涉及雷达***领域，特别是涉及一种L波段低相噪频率源。

背景技术

L波段低空雷达为了获得相参信号的处理增益、强杂波的抑制能力和抗干扰能力，实现杂波背景下低空小目标的有效探测，对频率源的相位噪声、频谱纯度以及跳频转换时间等的性能具有较高要求。这就要求雷达***设计选用合理的频率合成方式，目前主要的频率合成方式有直接模拟合成技术、直接数字合成技术和间接频率合成技术。

直接模拟合成技术(DAS)是以稳定振荡器产生的频率为基准，通过分频、倍频、混频和滤波，产生所需的各种频率，具有相位噪声低和频率转换时间短等优点，存在***设计复杂、频谱纯度不高、过多杂散分量等缺点。

直接数字合成技术(DDS)是对参考时钟直接进行数字采样，用数字处理技术通过数模转换，以连续相位转换频率，实时地产生高分辨率的频率信号，具有频率分辨率高，变频时间快、输出相位连续、结构灵活等优点，但由于本身较高的相噪、输出频率的上限低、限制了使用范围。

间接频率合成技术(PLL)是以稳定振荡器产生的频率为基准，利用锁相环的特性或锁相倍频产生所需要的频率，具有极宽的频率范围，良好的寄生抑制性能，输出频谱纯度高，体积小等优点，但存在频率转换时间较长，频率分辨率有限等缺点。

以上的频率源合成方式均不能完全满足L波段低空雷达***的使用要求，因此亟需提供一种新型的L波段低相噪频率源来解决上述问题。

实用新型内容

本实用新型所要解决的技术问题是提供一种相位噪声低、杂散抑制性好、跳频时间间隔短的L波段低相噪频率源。

为解决上述技术问题，本实用新型采用的一个技术方案是：提供一种L波段低相噪频率源，主要包括参考源模块、时钟信号模块、本振信号模块、控制电路模块；

所述参考源模块产生80MHz参考源信号分别输出至时钟信号模块、本振信号模块、控制电路模块；

所述时钟信号模块主要包括依次相连的四分频电路、滤波电路、耦合电路、功率检测电路，用于实现参考源信号的四分频，产生雷达***的20MHz时钟信号及功率检测信号；

所述本振信号模块包括一本振信号模块、二本振信号模块；所述一本振信号模块主要包括细频标模块电路、粗频标模块电路、混频放大电路、后置处理电路，粗频标模块电路输出一路采样时钟信号至细频标模块电路及一路粗频标信号至混频放大电路，细频标模块电路的输出端与混频放大电路的输入端相连，混频放大电路的输出端与后置处理电路相连，后置处理电路输出一本振信号及功率检测信号；所述二本振信号模块通过对参考源信号、时钟信号的混频、分频、倍频产生二本振信号及功率检测信号；

所述控制电路模块主要包括FPGA控制电路，用于控制本振信号模块输出频率信号及接收参考源信号、功率检测信号用于判断***故障信息。

在本实用新型一个较佳实施例中，所述参考源模块主要包括晶振信号源、与晶振信号源相连的功分器，晶振信号源产生80MHz参考源信号经过功分器实现四路功分。

进一步的，所述晶振信号源采用80MHz的抗振低相噪恒温晶体振荡器OXK581D，具有超低相位噪声，可低至-165dBc@1KHz。

在本实用新型一个较佳实施例中，所述粗频标模块电路主要包括梳状倍频电路、与梳状倍频电路相连的第一开关滤波电路，第一开关滤波电路输出1520MHz、1600MHz和1680MHz三个粗频标信号和960MHz的DDS采样时钟信号。所述梳状倍频电路对参考源信号进行高效倍频，产生系列频谱，通过第一开关滤波电路组选出上述四个信号。

在本实用新型一个较佳实施例中，所述细频标模块电路主要包括频率直接合成电路、与频率直接合成电路相连的第二开关滤波电路，频率直接合成电路的输入端输入80MHz参考源信号及960MHz的DDS采样时钟信号，第二开关滤波电路输出250～325MHz细频标信号。

进一步的，所述频率直接合成电路采用直接数字频率合成器DDS。DDS输出信号的频率由FPGA控制电路控制。

在本实用新型一个较佳实施例中，所述混频放大电路主要包括相互连接的混频器、放大器。混频放大电路对输入的1520MHz、1600MHz和1680MHz三个粗频标信号和250～325MHz细频标信号进行混频和放大，并送到后置处理电路进行混频后信号的处理。

在本实用新型一个较佳实施例中，所述后置处理电路主要包括功率检测电路、依次相连的第三开关滤波电路、耦合电路、功率放大电路，耦合电路的输出端与功率检测电路相连。后置处理电路对输入的混频后信号进行滤波和功率放大，输出1775MHz～1975MHz的一本振信号到雷达***。另外，滤波后的混频信号经过耦合电路输出一路信号到功率检测电路，经过功率检测输出检测信号至FPGA控制电路。

在本实用新型一个较佳实施例中，所述二本振信号模块主要包括四分频电路、五倍频电路、第一混频电路、第二混频电路、第三混频电路、第四混频电路、滤波放大电路、耦合电路、功率检测电路；

所述第一混频电路输入80MHz参考源信号及20MHz时钟信号、输出100MHz第一混频信号至第二混频电路、第三混频电路；

所述第二混频电路输入80MHz参考源信号及100MHz第一混频信号、输出180MHz第一混频信号至四分频电路，四分频电路输出45MHz分频信号；

所述第三混频电路输入100MHz第一混频信号及45MHz分频信号、输出145MHz第三混频信号；

所述五倍频电路输入80MHz参考源信号、输出400MHz倍频信号至第四混频电路，第四混频电路的输出信号经过滤波放大电路及耦合电路后输出频率为545MHz的二本振信号，耦合电路同时输出一路二本振信号到功率检测电路进行信号的功率检测。

本实用新型的有益效果是：

(1)本实用新型采用直接模拟合成和直接数字合成相结合的频率合成方式，综合两者的优点，使得频率源具有较低的相位噪声、较高的输出频谱纯度、跳频时间间隔短，良好的寄生抑制性能，较高的频率分辨率等优点，为雷达提供低相位噪声的信号，提高雷达***的改善因子，提升雷达的低空小目标探测能力；

(2)本实用新型采用模块化设计，***结构相对简单，提高了***可靠性；

(3)本实用新型采用信号自检测技术，通过FPGA控制电路能够实现输出时钟、本振信号功率的监测，有效判断***的故障信息，降低了***的维修难度。

附图说明

图1是本实用新型L波段低相噪频率源一较佳实施例的原理框图；

图2是所述L波段低相噪频率源的结构框图。

具体实施方式

下面结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。

请参阅图1和图2，本实用新型实施例包括：

一种L波段低相噪频率源，主要包括参考源模块、时钟信号模块、本振信号模块、控制电路模块。

所述参考源模块主要包括晶振信号源、功分器，晶振信号源产生80MHz参考源信号经过功分器实现四路功分，分别输出至时钟信号模块、本振信号模块、控制电路模块，产生雷达***的20MHz时钟信号、本振信号和控制模块的采样时钟。

优选的，所述晶振信号源采用80MHz的抗振低相噪恒温晶体振荡器OXK581D，具有超低相位噪声，可低至-165dBc@1KHz。

所述时钟信号模块主要包括四分频电路、滤波电路、耦合电路、功率检测电路，参考源信号经过四分频电路进行四分频，输出两路信号，一路为20MHz时钟信号输出至二本振信号模块，另一路四分频信号经过滤波电路进行滤波，再经过耦合电路产生两路信号，其中一路信号经功率检测电路输出功率检测信号，另一路产生雷达***的20MHz时钟信号。

所述本振信号模块包括一本振信号模块、二本振信号模块。

所述一本振信号模块主要包括细频标模块电路、粗频标模块电路、混频放大电路、后置处理电路，粗频标模块电路输出一路采样时钟信号至细频标模块电路及一路粗频标信号至混频放大电路，细频标模块电路的输出端与混频放大电路的输入端相连，混频放大电路的输出端与后置处理电路相连，后置处理电路输出一本振信号及功率检测信号。所述一本振信号模块通过直接数字合成和直接模拟合成分别产生细频标信号和粗频标信号，经过混频放大电路对细频标信号和粗频标信号的混频和放大，再经过后置处理模块的滤波、耦合、功率放大，输出本振信号送至雷达***，为雷达的发射接收通道的上下变频提供一本振信号，同时输出功率检测信号至控制电路模块。

下面对所述一本振信号模块的各电路结构及原理进行详细描述。

所述粗频标模块电路主要包括梳状倍频电路、与梳状倍频电路相连的第一开关滤波电路。第一开关滤波电路输出1520MHz、1600MHz和1680MHz三个粗频标信号至混频放大电路和960MHz的DDS采样时钟信号至DDS。所述梳状倍频电路采用阶跃二极管对参考源信号进行高效倍频，产生系列频谱，通过第一开关滤波电路组选出上述四个信号。

所述细频标模块电路主要包括频率直接合成电路、与频率直接合成电路相连的第二开关滤波电路。频率直接合成电路输入80MHz参考源信号及960MHz的DDS采样时钟信号，根据FPGA控制电路输出的信号，控制频率直接合成电路产生相应频率的细频标信号，通过第二开关滤波电路后输出250～325MHz细频标信号。

进一步的，所述频率直接合成电路采用直接数字频率合成器DDS，具体采用型号为AD9912的DDS，其为14位的直接数字频率合成器，输出频率最高可达到400MHz，支持48bit的频率字，频率分辨率可达4μHz，具有高精度、低相噪等特点，对于输出275MHz的频率信号，其相噪优于-133dBc@1KHz。

所述混频放大电路主要包括相互连接的混频器、放大器。混频放大电路对输入的1520MHz、1600MHz和1680MHz三个粗频标信号和250～325MHz细频标信号进行混频和放大，并送到后置处理电路进行混频后信号的处理。

所述后置处理电路主要包括功率检测电路、依次相连的第三开关滤波电路、耦合电路、功率放大电路，耦合电路的输出端与功率检测电路相连。后置处理电路对输入的混频后信号进行滤波和功率放大，输出1775MHz～1975MHz的一本振信号到雷达***。另外，滤波后的混频信号经过耦合电路输出一路信号到功率检测电路，经过功率检测输出检测信号至FPGA控制电路。

通过上述分析，粗频标信号最大倍频次数为1680MHz/80MHz＝21，参考源信号噪声约为20log21＝26.5dB，考虑链路的附加噪声约为5dB，得出粗频标信号的相位噪声约为-133.5dBc@1KHz；细频标信号的相位噪声约为-133dBc@1KHz；粗频标信号和细频标信号混频形成一本振信号，混频合成为两者信号的叠加，考虑电路的附加噪声(约5dB)，输出一本振信号的相位噪声即小于-125dBc@1KHz。

所述二本振信号模块通过对参考源信号、时钟信号的混频、分频、倍频产生二本振信号，并经过耦合电路、功率检测电路输出功率检测信号。

具体的，所述二本振信号模块主要包括四分频电路、五倍频电路、第一混频电路、第二混频电路、第三混频电路、第四混频电路、滤波放大电路。所述第一混频电路输入80MHz参考源信号及20MHz时钟信号、输出100MHz第一混频信号至第二混频电路、第三混频电路；所述第二混频电路输入80MHz参考源信号及100MHz第一混频信号、输出180MHz第一混频信号至四分频电路，四分频电路输出45MHz分频信号；所述第三混频电路输入100MHz第一混频信号及45MHz分频信号、输出145MHz第三混频信号；所述五倍频电路输入80MHz参考源信号、输出400MHz倍频信号至第四混频电路，第四混频电路的输出信号经过滤波放大电路进行信号滤波和功率放大后，输出频率为545MHz的二本振信号至雷达***，为雷达的发射接收通道的上下变频提供本振信号，耦合电路同时输出一路二本振信号到功率检测电路进行信号的功率检测。

所述控制电路模块主要包括FPGA控制电路，FPGA控制电路的采样时钟为80MHz，并接收来自雷达终端显控的频率控制、捷变频控制信号，控制DDS产生相应频率的细频标信号，同时通过通信接口接收时钟信号模块、本振模块的功率检测信号，可以有效判断***的故障信息，并输出开关控制信号至第一开关滤波电路、第二开关滤波电路、第三开关滤波器，控制开关滤波器的选频输出。

上述各电路均为常规电路，具体电路结构不再赘述。

雷达波形产生器输出频率为30MHz的中频信号，与所述L波段低相噪频率源产生的二本振信号混频到575MHz，再与1775MHz～1975MHz的一本振信号混频产生1200MHz～1400MHz的L波段雷达射频信号。

本实用新型的L波段低相噪频率源达到的技术指标如下：

一本振信号：L波段1775MHz～1975MHz；

二本振信号：545MHz；

时钟信号：20MHz；

频率间隔：41个；

跳频时间间隔：2μs；

相噪：优于-125dBc@1KHz；

杂散抑制：≥70dBc；

谐波抑制：≥50dBc。

本实用新型采用直接模拟合成和直接数字合成相结合的频率合成方式，综合两者的优点，使得频率源具有较低的相位噪声、较高的输出频谱纯度、跳频时间间隔短，良好的寄生抑制性能，较高的频率分辨率等优点，为雷达提供低相位噪声的信号，提高雷达***的改善因子，提升雷达的低空小目标探测能力；采用模块化设计，***结构相对简单，提高了***可靠性；另外本实用新型采用信号自检测技术，通过FPGA控制电路能够实现输出时钟、本振信号的监测，有效判断***的故障，降低了***维修难度。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (9)

1.一种L波段低相噪频率源，其特征在于，主要包括参考源模块、时钟信号模块、本振信号模块、控制电路模块；

所述参考源模块产生80MHz参考源信号分别输出至时钟信号模块、本振信号模块、控制电路模块；

所述时钟信号模块主要包括依次相连的四分频电路、滤波电路、耦合电路、功率检测电路，用于实现参考源信号的四分频，产生雷达***的20MHz时钟信号及功率检测信号；

所述本振信号模块包括一本振信号模块、二本振信号模块；所述一本振信号模块主要包括细频标模块电路、粗频标模块电路、混频放大电路、后置处理电路，粗频标模块电路输出一路采样时钟信号至细频标模块电路及一路粗频标信号至混频放大电路，细频标模块电路的输出端与混频放大电路的输入端相连，混频放大电路的输出端与后置处理电路相连，后置处理电路输出一本振信号及功率检测信号；所述二本振信号模块通过对参考源信号、时钟信号的混频、分频、倍频产生二本振信号及功率检测信号；

所述控制电路模块主要包括FPGA控制电路，用于控制本振信号模块输出频率信号及接收参考源信号、功率检测信号用于判断***故障信息。

2.根据权利要求1所述的L波段低相噪频率源，其特征在于，所述参考源模块主要包括晶振信号源、与晶振信号源相连的功分器，晶振信号源产生80MHz参考源信号经过功分器实现四路功分。

3.根据权利要求2所述的L波段低相噪频率源，其特征在于，所述晶振信号源采用80MHz的抗振低相噪恒温晶体振荡器OXK581D。

4.根据权利要求1所述的L波段低相噪频率源，其特征在于，所述粗频标模块电路主要包括梳状倍频电路、与梳状倍频电路相连的第一开关滤波电路，第一开关滤波电路输出1520MHz、1600MHz和1680MHz三个粗频标信号和960MHz的DDS采样时钟信号。

5.根据权利要求1所述的L波段低相噪频率源，其特征在于，所述细频标模块电路主要包括频率直接合成电路、与频率直接合成电路相连的第二开关滤波电路，频率直接合成电路的输入端输入80MHz参考源信号及960MHz的DDS采样时钟信号，第二开关滤波电路输出250～325MHz细频标信号。

6.根据权利要求5所述的L波段低相噪频率源，其特征在于，所述频率直接合成电路采用直接数字频率合成器DDS。

7.根据权利要求1所述的L波段低相噪频率源，其特征在于，所述混频放大电路主要包括相互连接的混频器、放大器。

8.根据权利要求1所述的L波段低相噪频率源，其特征在于，所述后置处理电路主要包括功率检测电路、依次相连的第三开关滤波电路、耦合电路、功率放大电路，耦合电路的输出端与功率检测电路相连。

9.根据权利要求1所述的L波段低相噪频率源，其特征在于，所述二本振信号模块主要包括四分频电路、五倍频电路、第一混频电路、第二混频电路、第三混频电路、第四混频电路、滤波放大电路、耦合电路、功率检测电路；

所述第一混频电路输入80MHz参考源信号及20MHz时钟信号、输出100MHz第一混频信号至第二混频电路、第三混频电路；

所述第二混频电路输入80MHz参考源信号及100MHz第一混频信号、输出180MHz第一混频信号至四分频电路，四分频电路输出45MHz分频信号；

所述第三混频电路输入100MHz第一混频信号及45MHz分频信号、输出145MHz第三混频信号；

所述五倍频电路输入80MHz参考源信号、输出400MHz倍频信号至第四混频电路，第四混频电路的输出信号经过滤波放大电路及耦合电路后输出频率为545MHz的二本振信号，耦合电路同时输出一路二本振信号到所述功率检测电路进行信号的检测。