CN207965711U - 量子密钥分配***中电光强度调制器闭环控制*** - Google Patents

Abstract

本实用新型公开了一种量子密钥分配***中电光强度调制器闭环控制***，包括激光器、电光强度调制器IM、分束器、光电转换模块、锁相放大器模块、直流偏置模块、A/D转换模块、D/A转换模块、偏压驱动模块和FPGA主控模块，激光器与电光强度调制器IM连接，电光强度调制器IM与分束器连接，分束器的一端与光电转换模块连接，光电转换模块与锁相放大器模块连接，锁相放大器模块与直流偏置模块连接，直流偏置模块与A/D转换模块连接，A/D转换模块与FPGA主控模块连接；本实用新型利用锁相放大器模块构成的IM直流工作点实时反馈与自校准的控制方案，解决了QKD***由于诱骗态制备模块的安全威胁问题。

Description

量子密钥分配***中电光强度调制器闭环控制***

技术领域

本实用新型涉及量子密钥分配***，具体涉及一种量子密钥分配***中电光强度调制器闭环控制***。

背景技术

目前绝大多数实用的光纤量子密钥分配***（以下简称QKD）中都采用经过强衰减的弱相干激光作为理想的单光子源，而这种光源有一定的几率在一个光脉冲里同时含有多个光子，这样窃听者就可以在不被发现的情况下通过截取多余的光子来获得信息。为了应对这一威胁，人们提出了诱骗态BB84量子密钥分配协议来防御攻击。

目前诱骗态的产生主要有两种方案：一种是内调制方案，即采用不同幅度的电流脉冲信号驱动激光器，从而产生不同强度的光信号；另一种是外调制方案，即激光器产生固定强度的光信号，然后使用电光强度调制器（以下简称IM）来产生不同强度的光信号。对于内调制方案，由于不同幅度驱动电流在时域上的差别，可能导致诱骗态在时域上存在差别，窃听者就可以区分信号态和诱骗态。外调制方案是当前QKD***中最常用的一种方案，同时也是高速QKD***的应用趋势。LiNbO3晶体是目前用于制作IM最常用的材料，它不仅具备较高的调制速率，同时具备非常高的消光比。

QKD***中，IM主要加载射频调制信号和直流偏压信号。射频调制信号用以制备诱骗态，直流偏压信号用以稳定IM的直流工作点。但是由于IM自身结构的原因，当发生机械振动或者环境温度等其它因素发生变化时，会引起IM的直流工作点发生向左、向右缓慢的非线性漂移，这样就可能出现光强涨落的情况。导致QKD***工作不稳定，同时带来安全性隐患。

发明内容

本实用新型所要解决的技术问题是针对上述现有技术的不足提供一种量子密钥分配***中电光强度调制器闭环控制***，本量子密钥分配***中电光强度调制器闭环控制***利用调制解调的方式提取出电光强度调制器IM直流工作点漂移的低频信号。通过FPGA主控模块对漂移情况进行监测，实时调整电光强度调制器IM的直流偏压，使得电光强度调制器IM始终处于设定的工作点。该方案可以实现电光强度调制器IM直流工作点的自动控制，使电光强度调制器IM以稳定的消光比持续工作，保证QKD***安全制备诱骗态，极大提高了QKD***的稳定性和安全性。

为实现上述技术目的，本实用新型采取的技术方案为：

一种量子密钥分配***中电光强度调制器的闭环控制***，包括激光器、电光强度调制器IM、分束器、光电转换模块、锁相放大器模块、直流偏置模块、A/D转换模块、D/A转换模块、偏压驱动模块和FPGA主控模块，所述激光器与电光强度调制器IM连接，所述电光强度调制器IM与分束器连接，所述分束器的一端与光电转换模块连接且另一端用于连接量子信道，所述光电转换模块与锁相放大器模块连接，所述锁相放大器模块与直流偏置模块连接，所述直流偏置模块与A/D转换模块连接，所述A/D转换模块与FPGA主控模块连接，所述FPGA主控模块分别与锁相放大器模块、D/A转换模块、偏压驱动模块和电光强度调制器IM连接，所述D/A转换模块与偏压驱动模块连接，所述偏压驱动模块与电光强度调制器IM连接。

作为本实用新型进一步改进的技术方案，所述光电转换模块包括PIN光电二级管和前置放大电路，所述分束器与所述PIN光电二级管连接，所述PIN光电二级管与所述前置放大电路连接，所述前置放大电路采用跨阻运算放大器。

作为本实用新型进一步改进的技术方案，所述锁相放大器模块包括相敏检测器和滤波器，所述光电转换模块和FPGA主控模块均与相敏检测器连接，所述相敏检测器和滤波器连接，所述滤波器与直流偏置模块连接。

作为本实用新型进一步改进的技术方案，所述A/D转换模块采用24-Bit的A/D采样芯片，所述D/A转换模块采用12-Bit的D/A采样芯片。

作为本实用新型进一步改进的技术方案，所述偏压驱动模块包括运算放大器U1、运算放大器U2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电容C1、电容C2和电容C3，所述电阻R1的一端与D/A转换模块连接，所述电阻R1的另一端分别与运算放大器U1的反相输入端、电容C1的一端和电阻R3的一端连接，所述运算放大器U1的同相输入端与电阻R2的一端连接，所述电阻R2的另一端连接地线，所述运算放大器U1的输出端分别与电容C1的另一端、电阻R3的另一端和电阻R4的一端连接，所述电阻R4的另一端分别与运算放大器U2的反相输入端、电容C3的一端、电阻R7的一端和电阻R6的一端连接，所述运算放大器U2的同相输入端分别与电容C2的一端和电阻R5的一端连接，所述电容C2的另一端与FPGA主控模块连接，所述电阻R5的另一端连接地线，所述运算放大器U2的输出端分别与电容C3的另一端、电阻R7另一端和电光强度调制器IM连接，所述电阻R6的另一端连接有电源。

本实用新型的技术效果为：本实用新型利用调制解调方式提取出电光强度调制器IM的直流工作点漂移的低频信号。通过FPGA主控模块对漂移情况进行监测，实时调整电光强度调制器IM的直流偏压，使得电光强度调制器IM始终处于设定的工作点。该方案可以实现电光强度调制器IM的直流工作点的自动控制，使电光强度调制器IM以稳定的消光比持续工作，保证QKD***安全制备诱骗态，极大提高了QKD***的稳定性和安全性。

附图说明

图1为本实用新型的结构示意图。

图2为本实用新型的偏压驱动模块的电路原理示意图。

图3为本实用新型的工作流程图。

具体实施方式

下面根据图1至图3对本实用新型的具体实施方式作出进一步说明：

本实施例设计了一种高精度闭环控制***，利用调制解调的方法提取出电光强度调制器IM直流工作点漂移的低频信号。通过FPGA主控模块对漂移情况进行监测，实时调整电光强度调制器IM的直流偏压，使得电光强度调制器IM始终处于设定的工作点。该方案可以实现电光强度调制器IM直流工作点的自动控制，使电光强度调制器IM以稳定的消光比持续工作，保证QKD***安全制备诱骗态，极大提高了QKD***的稳定性和安全性。

为实现上述要求，如图1所示，本量子密钥分配***中电光强度调制器的闭环控制***，包括激光器、电光强度调制器IM、分束器、光电转换模块、锁相放大器模块、直流偏置模块、A/D转换模块、D/A转换模块、偏压驱动模块和FPGA主控模块，所述激光器与电光强度调制器IM连接，所述电光强度调制器IM与分束器连接，所述分束器的一端与光电转换模块连接且另一端用于连接量子信道，所述光电转换模块与锁相放大器模块连接，所述锁相放大器模块与直流偏置模块连接，所述直流偏置模块与A/D转换模块连接，所述A/D转换模块与FPGA主控模块连接，所述FPGA主控模块分别与锁相放大器模块、D/A转换模块、偏压驱动模块和电光强度调制器IM连接，所述D/A转换模块与偏压驱动模块连接，所述偏压驱动模块与电光强度调制器IM连接。

激光器输出的1550nm波长的光脉冲到达电光强度调制器IM，利用电光强度调制器IM的调制进行诱骗态的制备。调制后的光脉冲经过分束器后被分成两路：一路输出到量子信道，另一路输出到光电转换模块，经光电转换后输出到锁相放大器模块。

所述光电转换模块包括PIN光电二级管和前置放大电路，所述分束器与所述PIN光电二级管连接，所述PIN光电二级管与所述前置放大电路连接。经过电光强度调制器IM调制后的光脉冲最大强度也仅在uW量级，为了保证测量精度到本实施例采用的PIN光电二级管在反偏工作状态下，暗电流仅为5pA，-3dB带宽高达3GHz，光响应度为0.9mA/mW。光电转换后的光电流最大也只有几十uA，需要对微弱信号进行放大，同时又要避免受到噪声的干扰。前置放大电路采用的是高精度、低噪声跨阻运算放大器，输入偏置电流仅为2pA。

所述锁相放大器模块包括相敏检测器和滤波器，所述光电转换模块和FPGA主控模块均与相敏检测器连接，所述相敏检测器和滤波器连接，所述滤波器与直流偏置模块连接。锁相放大器模块是一种对被测信号和参考信号进行相关运算的器件，完成被测信号的解调过程，本实施例采用的锁相放大器模块信号处理精度高、动态范围宽，可以恢复在100dB噪声背景下微弱信号。锁相放大器模块内部的相敏检测器包含有两个输入端：被测信号输入端和参考时钟输入端。光电转换模块的输出信号就是被测信号，参考时钟由FPGA主控模块产生。通过相敏检测器完成被测信号的放大以及与参考信号的相乘，滤波器将高频信号和一些噪声滤除，得到了IM直流工作点缓慢漂移的信号。由于锁相放大器模块的输出电压是双极性的，而A/D转换模块中的A/D采样芯片只能采集正电压。所以在锁相放大器模块的输出端增加一个固定直流偏置（直流偏置模块），以保证输出始终是正值。

A/D转换模块实时采样经过直流偏置模块的锁相放大器模块的输出信号，并输出到FPGA主控模块。为了达到更高的采样精度，所述A/D转换模块采用24-Bit的A/D采样芯片。FPGA主控模块根据采样到的信号控制D/A转换模块产生不同直流电压，输入到偏压驱动模块，所述D/A转换模块采用12-Bit的D/A采样芯片，偏压控制精度更高。

参见图2，所述偏压驱动模块包括运算放大器U1、运算放大器U2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电容C1、电容C2和电容C3，所述电阻R1的一端与D/A转换模块连接，所述电阻R1的另一端分别与运算放大器U1的反相输入端、电容C1的一端和电阻R3的一端连接，所述运算放大器U1的同相输入端与电阻R2的一端连接，所述电阻R2的另一端连接地线，所述运算放大器U1的输出端分别与电容C1的另一端、电阻R3的另一端和电阻R4的一端连接，所述电阻R4的另一端分别与运算放大器U2的反相输入端、电容C3的一端、电阻R7的一端和电阻R6的一端连接，所述运算放大器U2的同相输入端分别与电容C2的一端和电阻R5的一端连接，所述电容C2的另一端与FPGA主控模块连接，所述电阻R5的另一端连接地线，所述运算放大器U2的输出端分别与电容C3的另一端、电阻R7另一端和电光强度调制器IM连接，所述电阻R6的另一端连接有电源。本实施例中的运算放大器U1和运算放大器U2也可以使用双通道运算放大器替代。

由于D/A转换模块的驱动能力很弱，为了增加驱动能力， D/A转换模块将FPGA主控模块输出的数字信号转换成模拟信号输出到偏压驱动模块。偏压驱动模块的电路原理图如图2所示，有两个输入端口TP1与TP2，和一个输出端口TP3：TP1是D/A转换模块输入端口，TP2是FPGA主控模块的参考时钟输入端口。完成对D/A转换模块输出信号的放大以及与参考时钟的叠加后，经过TP3输出到IM_Bias端口（电光强度调制器IM的Bias端口），为电光强度调制器IM提供直流偏置电压以及对电光强度调制器IM直流工作点进行相位标识。偏压驱动模块输出直流电压范围为±5V，可以完全覆盖电光强度调制器IM扫描周期。参考时钟由FPGA主控模块产生，与锁相放大器模块的输入参考时钟同源。

FPGA主控模块为整个***的核心处理器，根据A/D转换模块采样结果实时调整D/A转换模块输出电压，为锁相放大器模块和偏压驱动模块提供参考时钟，同时也为IM_RF端口（电光强度调制器IM的RF端口）输入射频调制信号。

上述***的工作原理为：按照诱骗态BB84标准协议，在电光强度调制器IM合适的直流工作点下，FPGA主控模块通过设置电光强度调制器IM的射频调制电压以制备诱骗态光脉冲信号。前面提到锁相放大器模块的参考时钟与偏压驱动模块的参考时钟同源，如果电光强度调制器IM的直流工作点未发生漂移时，PIN光电二级管采样到电光强度调制器IM的直流工作点的相位与锁相放大器模块的参考时钟的相位之间就没有相对延时，锁相放大器模块输出为0。当电光强度调制器IM的直流工作点发生漂移时，PIN光电二级管采样到电光强度调制器IM的直流工作点的相位与锁相放大器模块的参考时钟的相位之间存在相对延时，锁相放大器模块输出发生变化，表示诱骗态制备出现错误需要进行调整，根据锁相放大器模块的输出信号的极性和大小来决定当前偏压驱动模块增加或者减少的数值。

参见图3，本实施例还提供了一种基于量子密钥分配***中电光强度调制器的闭环控制***的控制流程，包括以下步骤：

（1）FPGA主控模块输出两路相同的参考时钟信号到锁相放大器模块和偏压驱动模块；

（2）FPGA主控模块完成电光强度调制器IM的Bias端口的一个周期的直流偏压扫描过程， A/D转换模块采样一个周期内锁相放大器模块输出的全部电压信号，并通过直流偏置模块发送到FPGA主控模块；

（3）FPGA主控模块记录A/D转换模块采样的全部电压信号中的最小电压值为A1，并记录最小电压对应的D/A转换模块输出的电压值为UA0；

（4）FPGA主控模块设定D/A转换模块输出的电压值为UA0，同时发送调制电压信号到电光强度调制器IM的RF端口，启动诱骗态制备过程；

（5）光电转换模块将分束器发送的光信号转化为电信号并发送被测信号到锁相放大器模块，锁相放大器模块接收光电转换模块发送的被测信号和FPGA主控模块发送的参考时钟信号并通过直流偏置模块输出信号到A/D转换模块，A/D转换模块采样直流偏置模块输出的电压信号并发送电压信号到FPGA主控模块；

（6）FPGA主控模块记录A/D转换模块采样的电压值为A2，并将电压值A2和电压值A1进行对比，若电压值A2等于电压值A1，则返回执行步骤（5）；若电压值A2大于电压值A1，则FPGA主控模块控制D/A转换模块从而改变D/A转换模块的输出电压，使偏压驱动模块输出到电光强度调制器IM的Bias端口的直流偏置电压增加一个步距值，返回执行步骤（5）；若电压值A2小于电压值A1，则FPGA主控模块控制D/A转换模块从而改变D/A转换模块的输出电压，使偏压驱动模块输出到电光强度调制器IM的Bias端口的直流偏置电压减少一个步距值，返回执行步骤（5）。

本实施例除了采用A/D转换模块采样的全部电压信号中的最小电压值的方法来实时调整电光强度调制器IM的直流偏压，使得电光强度调制器IM始终处于设定的工作点，还可以采用A/D转换模块采样的全部电压信号中的最大电压值的方法，来实现上述效果，具体为：

一种量子密钥分配***中电光强度调制器的闭环控制***的控制流程，包括以下步骤：

（1）FPGA主控模块输出两路相同的参考时钟信号到锁相放大器模块和偏压驱动模块；

（2）FPGA主控模块完成电光强度调制器IM的Bias端口的一个周期的直流偏压扫描过程， A/D转换模块采样一个周期内锁相放大器模块输出的全部电压信号，并通过直流偏置模块发送到FPGA主控模块；

（3）FPGA主控模块记录A/D转换模块采样的全部电压信号中的最大电压值为B1，并记录最大电压对应的D/A转换模块输出的电压值为UB0；

（4）FPGA主控模块设定D/A转换模块输出的电压值为UB0，同时发送调制电压信号到电光强度调制器IM的RF端口，启动诱骗态制备过程；

（5）光电转换模块将分束器发送的光信号转化为电信号并发送被测信号到锁相放大器模块，锁相放大器模块接收光电转换模块发送的被测信号和FPGA主控模块发送的参考时钟信号并通过直流偏置模块输出信号到A/D转换模块，A/D转换模块采样直流偏置模块输出的电压信号并发送电压信号到FPGA主控模块；

（6）FPGA主控模块记录A/D转换模块采样的电压值为B2，并将电压值B2和电压值B1进行对比，若电压值B2等于电压值B1，则返回执行步骤（5）；若电压值B2大于电压值B1，则FPGA主控模块控制D/A转换模块从而改变D/A转换模块的输出电压，使偏压驱动模块输出到电光强度调制器IM的Bias端口的直流偏置电压减少一个步距值，返回执行步骤（5）；若电压值B2小于电压值B1，则FPGA主控模块控制D/A转换模块从而改变D/A转换模块的输出电压，使偏压驱动模块输出到电光强度调制器IM的Bias端口的直流偏置电压增加一个步距值，返回执行步骤（5）。

所述FPGA主控模块完成电光强度调制器IM的Bias端口的一个周期的直流偏压扫描过程具体包括以下步骤:

（1）根据电光强度调制器IM的直流半波电压，预先设定电光强度调制器IM的直流偏置电压的扫描周期；

（2）FPGA主控模块控制D/A转换模块，D/A转换模块输出电压信号到偏压驱动模块，偏压驱动模块分别依次输出包含在扫描周期内的所有的直流偏置电压到电光强度调制器IM的Bias端口，电光强度调制器IM发送信号到分束器，分束器依次通过光电转换模块、锁相放大器模块、直流偏置模块和A/D转换模块发送信号到FPGA主控模块，完成电光强度调制器IM的Bias端口的一个周期的直流偏压扫描过程。

偏压驱动模块是给电光强度调制器IM加载直流偏置电压，为了保证直流扫描电压可以覆盖电光强度调制器IM整个周期，所以直流偏置电压的输出范围必须大于两倍的电光强度调制器IM的直流半波电压。实际***中如果电光强度调制器IM的直流半波电压为4.7V，D/A转换模块的输出范围为0-5V，不能满足需求，需要通过偏压驱动模块将D/A转换模块的输出电压进行放大到10V输出。调试发现如果IM直流偏置电压为0-10V，幅度大小满足大于直流半波电压的两倍，但是电压极性始终为正值，不能很方便快捷的扫描到合适的工作点，如果直流偏置电压是-5V到5V，幅度也满足大于两倍的直流半波电压，并且是以0V为参考，正负对称，这样***可以很快的扫描到合适工作点（本实施例中的合适工作点为A/D转换模块采样的全部电压信号中的最小电压值），因此需要提供一个VREF的电压以及参考时钟与D/A转换模块的输出信号放大后进行叠加，得到直流偏置电压的范围为±5V的输出。

本实用新型利用锁相放大器模块构成的IM直流工作点实时反馈与自校准的控制方案，解决了QKD***由于诱骗态制备模块的安全威胁问题。

本实用新型的保护范围包括但不限于以上实施方式，本实用新型的保护范围以权利要求书为准，任何对本技术做出的本领域的技术人员容易想到的替换、变形、改进均落入本实用新型的保护范围。

Claims (5)

1.一种量子密钥分配***中电光强度调制器的闭环控制***，其特征在于：包括激光器、电光强度调制器IM、分束器、光电转换模块、锁相放大器模块、直流偏置模块、A/D转换模块、D/A转换模块、偏压驱动模块和FPGA主控模块，所述激光器与电光强度调制器IM连接，所述电光强度调制器IM与分束器连接，所述分束器的一端与光电转换模块连接且另一端用于连接量子信道，所述光电转换模块与锁相放大器模块连接，所述锁相放大器模块与直流偏置模块连接，所述直流偏置模块与A/D转换模块连接，所述A/D转换模块与FPGA主控模块连接，所述FPGA主控模块分别与锁相放大器模块、D/A转换模块、偏压驱动模块和电光强度调制器IM连接，所述D/A转换模块与偏压驱动模块连接，所述偏压驱动模块与电光强度调制器IM连接。

2.根据权利要求1所述的量子密钥分配***中电光强度调制器的闭环控制***，其特征在于：所述光电转换模块包括PIN光电二级管和前置放大电路，所述分束器与所述PIN光电二级管连接，所述PIN光电二级管与所述前置放大电路连接，所述前置放大电路采用跨阻运算放大器。

3.根据权利要求2所述的量子密钥分配***中电光强度调制器的闭环控制***，其特征在于：所述锁相放大器模块包括相敏检测器和滤波器，所述光电转换模块和FPGA主控模块均与相敏检测器连接，所述相敏检测器和滤波器连接，所述滤波器与直流偏置模块连接。

4.根据权利要求3所述的量子密钥分配***中电光强度调制器的闭环控制***，其特征在于：所述A/D转换模块采用24-Bit的A/D采样芯片，所述D/A转换模块采用12-Bit的D/A采样芯片。

5.根据权利要求4所述的量子密钥分配***中电光强度调制器的闭环控制***，其特征在于：所述偏压驱动模块包括运算放大器U1、运算放大器U2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电容C1、电容C2和电容C3，所述电阻R1的一端与D/A转换模块连接，所述电阻R1的另一端分别与运算放大器U1的反相输入端、电容C1的一端和电阻R3的一端连接，所述运算放大器U1的同相输入端与电阻R2的一端连接，所述电阻R2的另一端连接地线，所述运算放大器U1的输出端分别与电容C1的另一端、电阻R3的另一端和电阻R4的一端连接，所述电阻R4的另一端分别与运算放大器U2的反相输入端、电容C3的一端、电阻R7的一端和电阻R6的一端连接，所述运算放大器U2的同相输入端分别与电容C2的一端和电阻R5的一端连接，所述电容C2的另一端与FPGA主控模块连接，所述电阻R5的另一端连接地线，所述运算放大器U2的输出端分别与电容C3的另一端、电阻R7另一端和电光强度调制器IM连接，所述电阻R6的另一端连接有电源。