CN207781576U - 一种芯片封装结构 - Google Patents
一种芯片封装结构 Download PDFInfo
- Publication number
- CN207781576U CN207781576U CN201721795133.8U CN201721795133U CN207781576U CN 207781576 U CN207781576 U CN 207781576U CN 201721795133 U CN201721795133 U CN 201721795133U CN 207781576 U CN207781576 U CN 207781576U
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- packing colloid
- metallic radiating
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
公开了一种芯片封装结构,包括,金属散热层;芯片结构,位于金属散热层的上表面,芯片结构包括位于上表面的多个第一电触点;引脚层,包括多个第二电触点以及多个分离的金属块,多个第二电触点位于金属块的下表面,多个第二电触点通过多个导电柱耦合到芯片结构的多个第一电触点;以及封装胶体,包覆住芯片结构、所述金属散热层以及引脚层的至少部分,引脚层至少部分曝露于封装胶体的上表面,金属散热层的下表面裸露于封装胶体外部。金属散热层的侧面包括凸缘,用于将金属散热层与封装胶体紧密结合。采用图形电镀的工艺方式,形成引脚层或者形成在分布层,在保证芯片封装结构性能的前提下,能够使得制造工艺简便,从而降低制造成本。
Description
技术领域
本实用新型涉及半导体技术领域,更具体地涉及一种芯片封装结构。
背景技术
现有技术的芯片结构中,一般采用引线键合结构或者倒装结构进行封装,并没有散热设计,仅依靠芯片与外界的接触作为自然散热的途径。然而随着科学技术的进步,先进工艺可生产尺寸更小与功能更复杂的芯片,因此芯片封装的引脚间距必须相对减小。相对而言,每个引脚必须承受的芯片运作产生的热能增加。经过长期使用后,引脚积累大量热能将破坏芯片的正常运作。典型的损坏为引脚容易产生电子迁移现象。此外,采用引线键合结构或者倒装结构进行封装制造工艺复杂,从而制造成本比较高。
因此,针对半导体技术的进步,提供一种具有高散热效率并且制造工艺简单的芯片封装结构是至关重要的。
实用新型内容
本实用新型解决的问题在于提供一种芯片封装结构及其制造方法,采用图形电镀的工艺方式,形成引脚层或者形成再分布层,在保证芯片封装结构性能的前提下,能够使得制造工艺简便,从而降低制造成本。
根据本实用新型提供的一种芯片封装结构,其中,包括,金属散热层;芯片结构,位于所述金属散热层的上表面,所述芯片结构包括位于上表面的多个第一电触点;引脚层,包括多个第二电触点以及多个分离的金属块,所述多个第二电触点位于所述金属块的下表面,多个所述第二电触点通过多个导电柱耦合到所述芯片结构的多个所述第一电触点;以及封装胶体,包覆住所述芯片结构、所述金属散热层以及所述引脚层的至少部分,所述引脚层至少部分曝露于所述封装胶体的上表面,所述金属散热层的下表面裸露于所述封装胶体外部。
优选地,所述金属散热层的侧面包括凸缘。
优选地,所述金属散热层的凸缘沿垂直于所述金属散热层的侧面的方向延伸,所述凸缘位于所述封装胶体中。
优选地,所述金属散热层的凸缘沿平行于所述金属散热层的侧面的方向延伸,所述凸缘围绕所述封装胶体的侧面。
优选地,还包括密封管脚,位于所述凸缘的上表面,并且延伸至所述封装胶体上表面的周边,使得所述金属散热层、所述凸缘以及所述密封管脚形成容纳封装胶体的腔体。
优选地,所述密封管脚的上表面与所述引脚层的上表面的高度一致。
优选地,还包括:再分布层,位于所述芯片结构与所述引脚层之间,所述再分布层沿平行于所述芯片结构的上表面的方向延伸,所述再分布层通过所述导电柱将位于所述芯片结构上表面中心的所述第一电触点与所述引脚层的所述第二电触点耦合,所述第二电触点位于所述芯片结构中心的上方或者位于所述芯片结构边缘的上方。
优选地,所述多个导电柱包括:第一导电柱,所述第一导电柱将所述再分布层的下表面与所述芯片结构电耦合;以及第二导电柱,所述第二导电柱将所述再分布层的上表面与所述引脚层的下面表面电耦合。
优选地,还包括:绝缘层,位于所述金属散热层的下表面。
优选地,所述金属散热层的所述上表面与所述芯片结构通过粘结层连接。
优选地,所述封装胶体包括第一封装胶体以及第二封装胶体,所述第二封装胶***于所述第一封装胶体上,所述第一封装胶体包覆所述芯片结构以及所述金属散热层,所述第二封装胶体包覆所述再分布层。
根据本实用新型的芯片封装结构通过采用图形电镀的工艺方式,形成引脚层或者形成在分布层,在保证芯片封装结构性能的前提下,能够使得制造工艺简便,从而降低制造成本。将位于芯片结构下方的金属散热层至少部分暴露于封装胶体之外,可以使得整个芯片封装结构的散热效能提高。通过再分布层沿平行于芯片结构的上表面的方向延伸,相当于增加了电极的布设面积;将芯片电极引至芯片结构边缘的上方,使得外接引脚相互之间的间距增大,不容易发生接触等异常事故而导致芯片封装结构无法正常工作。
本实用新型中的一个实施例中,金属散热层设置沿垂直于所述金属散热层的侧面的方向延伸的凸缘,使得金属散热层表面积增加,不仅可以进一步提高芯片封装结构的散热性能,而且可以加强金属散热层与封装胶体的结合力。
本实用新型中的另一个实施例中,金属散热层的边缘沿平行于所述金属散热层的侧面的方向延伸的凸缘,凸缘围绕封装胶体的侧面,金属散热层、凸缘以及密封管脚形成容纳封装胶体的腔体,不仅可以进一步提高芯片封装结构的散热性能,而且可以加强金属散热层与封装胶体的结合力。此外,金属散热层、凸缘以及密封层形成的密封环可以获得良好的电磁屏蔽性能以及气密保护性能。在需要电磁屏蔽的应用场合,可以广泛取代现有技术中的金属管壳和陶瓷管壳封装。
附图说明
通过以下参照附图对本实用新型实施例的描述,本实用新型的上述以及其他目的、特征和优点将更为清楚。
图1a示出本实用新型的第一实施例的芯片封装结构的截面图;
图1b至图1j示出本实用新型的异第一实施例的芯片封装结构制造方法的各个阶段的截面图;
图2a示出本实用新型的第二实施例的芯片封装结构的截面图;
图2b至图2i示出本实用新型的第二实施例的芯片封装结构制造方法的各个阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,在图中可能未示出某些公知的部分。
在下文中描述了本实用新型的许多特定的细节,例如部件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本实用新型。
应当理解,在描述部件的结构时,当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将部件翻转,该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形,本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中,“A直接位于B中”表示A位于B中,并且A与B直接邻接,而非A位于B中形成的掺杂区中。
在本申请中,术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称,包括已经形成的所有层或区域。术语“横向延伸”是指沿着大致垂直于沟槽深度方向的方向延伸。
在下文中描述了本实用新型的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本实用新型
本实用新型可以各种形式呈现,以下将描述其中一些示例。
图1a示出本实用新型的第一实施例的芯片封装结构的截面图。
参照图1a,芯片结构140位于金属散热层120的上表面,通过粘结层130将芯片结构140粘贴至金属散热层120的上表面。芯片结构140包括位于上表面的多个第一电触点141。再分布层170位于芯片结构140上,通过多个导电柱180与芯片结构140的第一电触点141电耦合。引脚层150位于再分布层170上,引脚层150包括多个金属块以及多个第二电触点151,多个第二电触点151位于多个金属块的下表面,多个第二电触点151通过多个导电柱180电耦合到再分布层170的上表面。再分布层170沿平行于芯片结构140的上表面的方向延伸,再分布层170通过导电柱180将位于芯片结构140上表面中心的第一电触点141与引脚层150的第二电触点151耦合,第二电触点151位于芯片结构140中心的上方或者位于芯片结构140边缘的上方。其中,多个导电柱180包括第一导电柱180a以及第二导电柱180b,第一导电柱180a将再分布层170的下表面与芯片结构140电耦合,第二导电柱180b将再分布层170的上表面与引脚层150的下面表面电耦合。封装胶体160包覆住芯片结构140、金属散热层120、再分布层170以及引脚层150的至少部分,其中引脚层150至少部分曝露于封装胶体160的上表面,金属散热层120的下表面裸露于封装胶体160外部。具体地,封装胶体160包括第一封装胶体160a以及第二封装胶体160b,第二封装胶体160b位于第一封装胶体160a上,第一封装胶体160a包覆芯片结构140以及金属散热层120至少部分,所述第二封装胶体160b包覆所述再分布层170。
通过再分布层170沿平行于芯片结构140的上表面的方向延伸,相当于增加了电极的布设面积;将芯片电极引至芯片结构140边缘的上方,使得外接引脚相互之间的间距增大,不容易发生接触等异常事故而导致芯片封装结构无法正常工作。
在本实施例中的再分布层170为可选择的结构,若本实施例中不设置再分布层170,芯片结构140可以通过多个导电柱180直接与引脚层150的第二电触点151电耦合。
金属散热层120的侧面包括凸缘121,凸缘121沿垂直于金属散热层120的侧面的方向延伸,凸缘121位于所述封装胶体160中,用于将金属散热层120与封装胶体160紧密结合。本实施例中金属散热层120的凸缘121可以两个,上下分布,两个凸缘121之间形成凹槽,凹槽中可以充满封装胶体160,进一步提高该芯片封装结构的散热性以及增强金属散热层120与封装胶体160结合力。
图1b至图1j示出本实用新型的第一实施例的芯片封装结构制造方法的各个阶段的截面图。
如图1b所示,通过粘接层将金属散热层120粘贴至基板110的上表面。金属散热层120包括位于侧面的凸缘121,凸缘121沿垂直于金属散热层120的侧面的方向延伸,凸缘121的延伸长度不超过基板110的侧面。本实施例中的金属散热层120可以采用铜、铝,或者其他适合的材料制成。
随后,如图1c所示,通过粘接层130将芯片结构140粘贴至金属散热层120的上表面。芯片结构140的上表面具有多个电极连接结构,用于将芯片的电极向外引出。电极连接结构的结构和组成部分可以为多种形式。在本实施例中,电极连接结构包括位于上表面的多个第一电触点141和放置在在第一电触点141上的多个第一导电柱180a。其中,粘结层130可以是绝缘粘结,该绝缘粘接的材料可为环氧树脂,该绝缘粘接材料可以采用点胶工艺(Dispensing)形成在金属散热层120的上,形成的环氧树脂具有一定的厚度,从而确保该芯片的性能;粘结层130也可以是具有导电性的粘接材料制成,与金属散热层120电连接,并且具有良好的散热性。
随后,如图1d所示,形成第一封装胶体160a,包覆住基板110的上表面以及金属散热层120、芯片结构140、多个第一导电柱180a的全部。其中,第一封装胶体160a材料可以是聚酰亚胺、硅胶或者环氧塑脂,或者是其他适合的材料;第一封装胶体160a可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺或者其他适合的工艺制成。
随后,如图1e所示,采用机械处理,例如研磨或者钻孔等方式,将位于芯片结构140上表面的多个第一导电柱180a的上表面暴露于第一封装胶体160a的上表面,并且多个第一导电柱180a的上表面与第一封装胶体160a的上表面位于同一平面。
随后,如图1f所示,采用图形电镀或者其他适合的方式,在多个第一导电柱180a的上表面以及第一封装胶体160a的上表面形成再分布层170,使得芯片结构140通过多个第一导电柱180a与再分布层170的下表面电耦合。或者采用图形电镀或者其他适合的方式,在多个第一导电柱180a的上表面以及第一封装胶体160a的上表面形成引脚层,使得芯片结构140通过多个第一导电柱180a与引脚层电耦合。其中,图形电镀的步骤为:首先在多个第一导电柱180a的上表面以及第一封装胶体160a的上表面通过沉积工艺形成第一金属层;再通过电镀工艺在第一金属层上形成第二金属层。
随后,如图1g所示,形成第二封装胶体160b,包覆住再分布层170。第二封装胶体160b位于第一封装胶体160a上,第一封装胶体160a和第二封装胶体160b形成封装胶体160。第一封装胶体160a和第二封装胶体160b可以用同一种材料制成。
随后,如图1h所示,采用钻孔或者蚀刻等方式,将再分布层170至少部分上表面暴露于第二封装胶体160b之外,第二封装胶体160b的上表面高于再分布层170的上表面。
随后,如图1i所示,通过上述图形电镀等方式,同时形成第二导电柱180b以及引脚层150,引脚层150位于第二导电柱180b上,第二导电柱180b位于第二封装胶体160b的通孔内,并且连接于再分布层170暴露于第二封装胶体160b之外的上表面,从而使得芯片结构140通过再分布层170与引脚层150电耦合。引脚层150可以由多个分离的金属块形成。
随后,如图1j所示,除去基板110以及位于基板110与金属散热层120之间的粘结物,使得金属散热层120的下表面暴露于第一封装胶体160a之外。
随后,如图1a所示,通过化学处理或者物理涂附等方式,例如气相沉积,在金属散热层120的下表面形成绝缘层190,该绝缘190层用于将金属散热层120的下表面电绝缘从而防止静电的产生,并且用具有良好的导热性材料制成,可以是聚酰亚胺、硅胶或者环氧塑脂,或者是其他适合的材料。
本实用新型中的第一实施例中,金属散热层120设置沿垂直于所述金属散热层120的侧面的方向延伸凸缘121,使得金属散热层120表面积增加,不仅可以进一步提高芯片封装结构的散热性能,而且可以加强金属散热层120与封装胶体160的结合力。
图2a示出根据本实用新型的第二实施例的芯片封装结构的截面图。
参照图2a,芯片结构240位于金属散热层220的上表面,通过粘结层230将芯片结构240粘贴至金属散热层220的上表面。芯片结构240包括位于上表面的多个第一电触点241。再分布层270位于芯片结构240上,通过多个导电柱280与芯片结构240的第一电触点241电耦合。引脚层250位于再分布层270上,引脚层250包括多个金属块以及多个第二电触点251,多个第二电触点251位于多个金属块的下表面,多个第二电触点251通过多个导电柱280电耦合到再分布层270的上表面。再分布层270沿平行于芯片结构240的上表面的方向延伸,再分布层270通过导电柱280将位于芯片结构240上表面中心的第一电触点241与位于芯片结构240上表面中心或/和上表面边缘的引脚层第二电触点251耦合。其中,多个导电柱280包括第一导电柱280a以及第二导电柱280b,第一导电柱280a将再分布层270的下表面与芯片结构240电耦合,第二导电柱280b将再分布层270的上表面与引脚层250的下面表面电耦合。封装胶体260包覆住全部芯片结构240、金属散热层220的上表面、全部再分布层270以及引脚层250的至少部分,其中封装胶体260可以位于金属散热层220的上表面,金属散热层220的下表面裸露于封装胶体260外部,引脚层250至少部分曝露于封装胶体260的上表面。具体地,封装胶体160包括第一封装胶体160a以及第二封装胶体160b,第二封装胶体160b位于第一封装胶体160a上,第一封装胶体160a包覆芯片结构140,所述第二封装胶体160b包覆所述再分布层170。
通过再分布层270沿平行于芯片结构240的上表面的方向延伸,相当于增加了电极的布设面积;将芯片电极引至芯片结构240边缘的上方,使得外接引脚相互之间的间距增大,不容易发生接触等异常事故而导致芯片封装结构无法正常工作。
在本实施例中的再分布层270为可选择的结构,若本实施例中不设置再分布层270,芯片结构240可以通过多个导电柱280直接与引脚层250的第二电触点251电耦合。
金属散热层220的侧面包括凸缘221,凸缘221沿平行于金属散热层220侧面的方向延伸,凸缘221围绕封装胶体260的侧面。密封管脚222位于凸缘221的上表面,并且延伸至封装胶体260上表面的周边,密封管脚222的上表面与引脚层250的上表面的高度一致。金属散热层220、凸缘221以及密封管脚222形成容纳封装胶体260的腔体,封装胶体260位于该腔体,并且封装胶体260与金属散热层220部分上表面、凸缘221的内侧面以及密封管脚222的部分下表面连接,从而提高该芯片封装结构的散热性以及增强金属散热层220与封装胶体260结合力。密封管脚222可以与金属散热层220的凸缘221为同一种材料制成。
图2b至图2i示出根据本实用新型的第二实施例的芯片封装结构制造方法的各个阶段的截面图。
如图2b所示,通过粘接物将金属散热层220粘贴至基板210的上表面。金属散热层220包括位于侧面的凸缘221,凸缘221沿平行于金属散热层220的侧面的方向延伸,使得金属散热层220与凸缘221形成一腔体。本实施例中的金属散热层220可以采用铜、铝,或者其他适合的材料制成。
随后,如图2c所示,通过粘接层230将芯片结构240粘贴至金属散热层220的上表面。芯片结构240包括位于上表面的多个第一电触点241,在第一电触点241上放置多个第一导电柱280a,第一导电柱280a的上表面与凸缘221的上表面为同一高度。其中,粘结层230可以是绝缘粘结,该绝缘粘接的材料可为环氧树脂,该绝缘粘接材料可以采用点胶工艺(Dispensing)形成在金属散热层220上,形成的环氧树脂具有一定的厚度,从而确保该芯片的性能;粘结层230也可以是具有导电性的粘接材料制成,与金属散热层220电连接,并且具有良好的散热性。
随后,如图2d所示,形成第一封装胶体260a,包覆住基板210的上表面以及金属散热层220、芯片结构240、多个第一导电柱280a的全部。其中,第一封装胶体260a材料可以是聚酰亚胺、硅胶或者环氧塑脂,或者是其他适合的材料;第一封装胶体260a可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺或者其他适合的工艺制成。
随后,如图2e所示,采用机械处理,例如研磨或者钻孔等方式,将位于芯片结构240上表面的多个第一导电柱280a的上表面以及凸缘221的上表面暴露于第一封装胶体260a的上表面,优选的,多个第一导电柱280a的上表面、凸缘221上表面以及第一封装胶体260a的上表面位于同一平面。
随后,如图2f所示,采用图形电镀或者其他适合的方式,在多个第一导电柱280a的上表面以及第一封装胶体260a的上表面形成再分布层270,使得芯片结构240通过多个第一导电柱280a与再分布层270的下表面电耦合。采用图形电镀或者其他适合的方式,使凸缘211生长,优选的,生长后的凸缘211上表面与再分布层270的上表面为同一高度。或者采用图形电镀或者其他适合的方式,在多个第一导电柱280a的上表面以及第一封装胶体260a的上表面形成引脚层,使得芯片结构240通过多个第一导电柱280a与引脚层电耦合。其中,图形电镀的步骤为:首先在多个第一导电柱280a的上表面以及第一封装胶体260a的上表面通过沉积工艺形成第一金属层;再通过电镀工艺在第一金属层上形成第二金属层。
随后,如图2g所示,形成第二封装胶体260b,包覆住再分布层270、凸缘221。第二封装胶体260b位于第一封装胶体260a上,第一封装胶体260a和第二封装胶体260b形成封装胶体260。
随后,如图2h所示,采用钻孔或者蚀刻等方式,形成位于第二封装胶体的通孔,使得再分布层270至少部分上表面以及凸缘211的上表面暴露于第二封装胶体260b之外,第二封装胶体260b的上表面高于再分布层270的上表面以及凸缘211上表面。
随后,如图2i所示,通过上述图形电镀等方式,同时形成第二导电柱280b以及引脚层250,引脚层250位于第二导电柱280b上,第二导电柱280b位于第二封装胶体260b的通孔内,并且连接于再分布层270暴露于第二封装胶体260b之外的上表面,从而使得芯片结构240通过再分布层270与引脚层250电耦合。引脚层250可以由多个分离的金属块形成。采用图形电镀或者其他适合的方式,使凸缘211再次生长,优选的,再次增生长后的凸缘211的上表面与第二封装胶体260b以及第二导电柱280b上表面的高度一致。在凸缘211上表面形成密封管脚222,并且延伸至封装胶体260上表面的周边,密封管脚222的上表面与引脚层250的上表面的高度一致。金属散热层220、凸缘221以及密封管脚222形成容纳封装胶体的腔体,封装胶体260位于该腔体,并且封装胶体260与金属散热层220部分上表面、凸缘221的内侧面以及密封管脚222的部分下表面连接。
随后,如图2a所示,除去基板210、位于基板210与金属散热层220之间的粘结物以及凸缘221外侧面的封装胶体260,使得金属散热层220的下表面以及凸缘221外侧面暴露于封装胶体260之外。通过化学处理或者物理涂附等方式,例如气相沉积,在金属散热层220的下表面以及凸缘221的外侧面形成保护层,该保护层可以是惰性金属形成,例如Ni、Au,避免外露的金属散热层220以及凸缘221发生氧化。
本实用新型中的第二个实施例中,金属散热层220的边缘沿平行于金属散热层220的侧面的方向延伸的凸缘221,凸缘221围绕封装胶体260的侧面,金属散热层220、凸缘221以及密封管脚222形成容纳封装胶体260的腔体,可以进一步提高芯片封装结构的散热性能、电磁屏蔽性能以及气密性,而且可以加强金属散热层220与封装胶体260的结合力,从而使得芯片产品的可靠性更高,可以广泛取代金属管壳或者陶瓷管壳封装结构。
根据本实用新型的芯片封装结构通过采用图形电镀的工艺方式,形成引脚层或者形成在分布层,在保证芯片封装结构性能的前提下,能够使得制造工艺简便,从而降低制造成本。将位于芯片结构下方的金属散热层至少部分暴露于封装胶体之外,可以使得整个芯片封装结构的散热效能提高。此外,本实施的芯片封装结构全部采用金属封装密封,具有良好的外观和产品的可靠性。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本实用新型的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该实用新型仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本实用新型的原理和实际应用,从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。
Claims (11)
1.一种芯片封装结构,其中,包括,
金属散热层;
芯片结构,位于所述金属散热层的上表面,所述芯片结构包括位于上表面的多个第一电触点;
引脚层,包括多个第二电触点以及多个分离的金属块,所述多个第二电触点位于所述金属块的下表面,多个所述第二电触点通过多个导电柱耦合到所述芯片结构的多个所述第一电触点;以及
封装胶体,包覆住所述芯片结构、所述金属散热层以及所述引脚层的至少部分,所述引脚层至少部分曝露于所述封装胶体的上表面,所述金属散热层的下表面裸露于所述封装胶体外部。
2.根据权利要求1所述的芯片封装结构,其中,所述金属散热层的侧面包括凸缘。
3.根据权利要求2所述的芯片封装结构,其中,所述金属散热层的凸缘沿垂直于所述金属散热层的侧面的方向延伸,所述凸缘位于所述封装胶体中。
4.根据权利要求2所述的芯片封装结构,其中,所述金属散热层的凸缘沿平行于所述金属散热层的侧面的方向延伸,所述凸缘围绕所述封装胶体的侧面。
5.根据权利要求4所述的芯片封装结构,其中,还包括密封管脚,位于所述凸缘的上表面,并且延伸至所述封装胶体上表面的周边,使得所述金属散热层、所述凸缘以及所述密封管脚形成容纳封装胶体的腔体。
6.根据权利要求5所述的芯片封装结构,其中,所述密封管脚的上表面与所述引脚层的上表面的高度一致。
7.根据权利要求1所述的芯片封装结构,其中,还包括:
再分布层,位于所述芯片结构与所述引脚层之间,所述再分布层沿平行于所述芯片结构的上表面的方向延伸,所述再分布层通过所述导电柱将位于所述芯片结构上表面的所述第一电触点与所述引脚层的所述第二电触点耦合,所述第二电触点位于所述芯片结构中心的上方或者位于所述芯片结构边缘的上方。
8.根据权利要求7所述的芯片封装结构,其中,所述多个导电柱包括:
第一导电柱,所述第一导电柱将所述再分布层的下表面与所述芯片结构电耦合;以及
第二导电柱,所述第二导电柱将所述再分布层的上表面与所述引脚层的下面表面电耦合。
9.根据权利要求1所述的芯片封装结构,其中,还包括:
绝缘层,位于所述金属散热层的下表面。
10.根据权利要求1所述的芯片封装结构,其中,所述金属散热层的所述上表面与所述芯片结构通过粘结层连接。
11.根据权利要求7所述的芯片封装结构,其中,所述封装胶体包括第一封装胶体以及第二封装胶体,所述第二封装胶***于所述第一封装胶体上,所述第一封装胶体包覆所述芯片结构以及所述金属散热层,所述第二封装胶体包覆所述再分布层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721795133.8U CN207781576U (zh) | 2017-12-20 | 2017-12-20 | 一种芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721795133.8U CN207781576U (zh) | 2017-12-20 | 2017-12-20 | 一种芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207781576U true CN207781576U (zh) | 2018-08-28 |
Family
ID=63227027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201721795133.8U Active CN207781576U (zh) | 2017-12-20 | 2017-12-20 | 一种芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207781576U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107993991A (zh) * | 2017-12-20 | 2018-05-04 | 合肥矽迈微电子科技有限公司 | 一种芯片封装结构及其制造方法 |
-
2017
- 2017-12-20 CN CN201721795133.8U patent/CN207781576U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107993991A (zh) * | 2017-12-20 | 2018-05-04 | 合肥矽迈微电子科技有限公司 | 一种芯片封装结构及其制造方法 |
US11239140B2 (en) | 2017-12-20 | 2022-02-01 | Hefei Smat Technology Co., Ltd. | Chip packaging structure with heat dissipation layer, flange and sealing pin |
US11735503B2 (en) | 2017-12-20 | 2023-08-22 | Hefei SMAT Technology Co., LTD | Method of manufacturing chip packaging structure with dissipation layer, flange and sealing pin |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107993991A (zh) | 一种芯片封装结构及其制造方法 | |
CN106486458B (zh) | 多功率芯片的功率封装模块及功率芯片单元的制造方法 | |
TW200834768A (en) | Low profile ball grid array (BGA) package with exposed die and method of making same | |
CN104600054B (zh) | 使用低温过程的高温半导体器件封装和结构的方法及装置 | |
CN105023883B (zh) | 一种塑料封装及其制备方法 | |
CN108172617A (zh) | 一种圆形大尺寸igbt芯片压接封装结构及制造方法 | |
CN109285828A (zh) | 具有空气腔的扇出型天线封装结构及其制备方法 | |
CN206225349U (zh) | 指纹识别模组及指纹识别芯片封装结构 | |
CN104681525B (zh) | 一种多芯片叠层的封装结构及其封装方法 | |
CN107658270A (zh) | 电源转换器用陶瓷外壳 | |
CN104617058A (zh) | 用于功率变换器的封装结构及其制造方法 | |
CN107564872A (zh) | 一种具备高散热扇出型封装结构的芯片及其制作方法 | |
CN110265306A (zh) | 一种无芯基板封装结构及其制造方法 | |
CN206806321U (zh) | 一种无引线框架的半导体封装结构 | |
CN104701272B (zh) | 一种芯片封装组件及其制造方法 | |
CN207781576U (zh) | 一种芯片封装结构 | |
CN101882606B (zh) | 散热型半导体封装构造及其制造方法 | |
CN102368484A (zh) | 一种多芯片集成电路封装结构 | |
CN206921851U (zh) | 防硫化的led封装结构 | |
CN209583628U (zh) | Mems封装结构及晶圆级mems封装结构 | |
CN105390477B (zh) | 一种多芯片3d二次封装半导体器件及其封装方法 | |
CN108183096A (zh) | 封装结构及其制备方法 | |
CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
CN109326572A (zh) | 一种新型to-220型半导体封装结构 | |
CN206742221U (zh) | 用于芯片封装的电极以及使用该电极的芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |