CN207781155U - 用于改善数码管显示的电路 - Google Patents
用于改善数码管显示的电路 Download PDFInfo
- Publication number
- CN207781155U CN207781155U CN201721887305.4U CN201721887305U CN207781155U CN 207781155 U CN207781155 U CN 207781155U CN 201721887305 U CN201721887305 U CN 201721887305U CN 207781155 U CN207781155 U CN 207781155U
- Authority
- CN
- China
- Prior art keywords
- chips
- signal
- pin
- register clock
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型提供了一种用于改善数码管显示的电路，它解决了现有技术显示效果不佳等技术问题。本用于改善数码管显示的电路，包括八路总线收发器芯片，所述的八路总线收发器芯片的其中三个信号输入引脚分别与移位寄存器时钟信号、存储寄存器时钟信号和串行数据信号相连，且该八路总线收发器芯片与移位寄存器时钟信号、存储寄存器时钟信号和串行数据信号相对应的信号输出引脚分别与HC595芯片的移位寄存器时钟输入引脚、存储寄存器时钟输入引脚和串行数据输入引脚相连，所述的八路总线收发器芯片的剩余信号输入引脚与接地端相连，所述的八路总线收发器芯片的剩余信号输出引脚悬空；优点在于：改善了数码管的显示效果。
Description
技术领域
本实用新型属于电路技术领域，尤其是涉及一种用于改善数码管显示的电路。
背景技术
数码管是一种半导体发光器件，其基本单元是发光二极管。按发光二极管单元连接方式可分为共阳极数码管和共阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极(COM)的数码管，共阳数码管在应用时应将公共极COM接到+5V，当某一字段发光二极管的阴极为低电平时，相应字段就点亮，当某一字段的阴极为高电平时，相应字段就不亮。共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极(COM)的数码管，共阴数码管在应用时应将公共极COM接到地线GND上，当某一字段发光二极管的阳极为高电平时，相应字段就点亮，当某一字段的阳极为低电平时，相应字段就不亮。
现有的数码管显示电路中，MCU模块通过HC595芯片与数码管相连从而控制数码管的显示，数码管容易出现一闪一闪的现象，显示效果不佳。
发明内容
本实用新型的目的是针对上述问题，提供一种设计合理、结构简单，能够改善数码管显示的用于改善数码管显示的电路。
为达到上述目的，本实用新型采用了下列技术方案：本用于改善数码管显示的电路，包括八路总线收发器芯片，所述的八路总线收发器芯片的其中三个信号输入引脚分别与移位寄存器时钟信号、存储寄存器时钟信号和串行数据信号相连，且该八路总线收发器芯片与移位寄存器时钟信号、存储寄存器时钟信号和串行数据信号相对应的信号输出引脚分别与HC595芯片的移位寄存器时钟输入引脚、存储寄存器时钟输入引脚和串行数据输入引脚相连，所述的八路总线收发器芯片的剩余信号输入引脚与接地端相连，所述的八路总线收发器芯片的剩余信号输出引脚悬空；与移位寄存器时钟信号相对应的信号输出引脚通过第一电阻与HC595芯片的移位寄存器时钟输入引脚相连，与存储寄存器时钟信号相对应的信号输出引脚通过第二电阻与HC595芯片的存储寄存器时钟输入引脚相连，与串行数据信号相对应的信号输出引脚通过第三电阻与HC595芯片的串行数据输入引脚相连；在HC595芯片的移位寄存器时钟输入引脚与接地端之间连接有第一电容，在HC595芯片的存储寄存器时钟输入引脚与接地端之间连接有第二电容，在HC595芯片的串行数据输入引脚与接地端之间连接有第三电容。
在上述的用于改善数码管显示的电路中，所述的第一电阻、第二电阻和第三电阻的阻值均相同且均在50Ω至150Ω之间，所述的第一电容、第二电容和第三电容的电容值均相同且均在50pF至150pF之间。
在上述的用于改善数码管显示的电路中，所述的八路总线收发器芯片的剩余信号输入引脚中的三个信号输入引脚分别与第一控制信号、第二控制信号和第三控制信号相连。
在上述的用于改善数码管显示的电路中，在移位寄存器时钟信号、存储寄存器时钟信号、串行数据信号、第一控制信号、第二控制信号和第三控制信号与上拉电源之间均设有上拉电阻。
在上述的用于改善数码管显示的电路中，所述的八路总线收发器芯片为SN74HCT245芯片，所述的SN74HCT245芯片的DIR引脚与供电电源相连，所述的SN74HCT245芯片的A1至A8引脚为信号输入引脚，所述的SN74HCT245芯片的B1至B8引脚为信号输出引脚，所述的SN74HCT245芯片的VCC引脚与供电电源相连，在供电电源与接地端之间连接有滤波电容，所述的SN74HCT245芯片的GND引脚与接地端相连。
与现有的技术相比，本用于改善数码管显示的电路的优点在于：在MCU模块与HC595芯片之间设置八路总线收发器芯片，并合理选择第一电阻、第二电阻和第三电阻的电阻值，合理选择第一电容、第二电容和第三电容的电容值，使显示刷新的频率适当，从而改善数码管的一闪一闪的现象，改善了数码管的显示效果。
附图说明
图1提供了本实用新型的电路图。
图中，八路总线收发器芯片1、移位寄存器时钟信号11、存储寄存器时钟信号12、串行数据信号13、第一控制信号14、第二控制信号15、第三控制信号16、第一电阻21、第二电阻22、第三电阻23、第一电容31、第二电容32、第三电容33、滤波电容34、上拉电源41、上拉电阻42、供电电源5、接地端6。
具体实施方式
为了使本实用新型所解决的技术问题、技术方案及有益效果更加清楚明白，下面结合附图和具体实施例对本实用新型做进一步的说明，但本实用新型不限于所描述的实施例，相反，本实用新型包括落入所附权利要求的范围内的全部修改、变型以及等同物。
如图1所示，本用于改善数码管显示的电路，包括八路总线收发器芯片1，八路总线收发器芯片1的其中三个信号输入引脚分别与移位寄存器时钟信号11、存储寄存器时钟信号12和串行数据信号13相连，且该八路总线收发器芯片1与移位寄存器时钟信号11、存储寄存器时钟信号12和串行数据信号13相对应的信号输出引脚分别与HC595芯片的移位寄存器时钟输入引脚、存储寄存器时钟输入引脚和串行数据输入引脚相连，八路总线收发器芯片1的剩余信号输入引脚与接地端6相连，八路总线收发器芯片1的剩余信号输出引脚悬空；数码管的八个引脚分别与HC595芯片的Q0-Q7引脚相连；由于本用于改善数码管显示的电路的改进部分不涉及到HC595芯片部分，故HC595芯片不在附图中示出。
与移位寄存器时钟信号11相对应的信号输出引脚通过第一电阻21与HC595芯片的移位寄存器时钟输入引脚相连，与存储寄存器时钟信号12相对应的信号输出引脚通过第二电阻22与HC595芯片的存储寄存器时钟输入引脚相连，与串行数据信号13相对应的信号输出引脚通过第三电阻23与HC595芯片的串行数据输入引脚相连；在HC595芯片的移位寄存器时钟输入引脚与接地端6之间连接有第一电容31，在HC595芯片的存储寄存器时钟输入引脚与接地端6之间连接有第二电容32，在HC595芯片的串行数据输入引脚与接地端6之间连接有第三电容33；优选地，第一电阻21、第二电阻22和第三电阻23的阻值均相同且均在50Ω至150Ω之间，第一电容31、第二电容32和第三电容33的电容值均相同且均在50pF至150pF之间。
八路总线收发器芯片1的剩余信号输入引脚中的三个信号输入引脚分别与第一控制信号14、第二控制信号15和第三控制信号16相连；与第二控制信号15相对应的信号输出引脚通过第四电阻与待控制模块相连，与第三控制信号16相对应的信号输出引脚通过相互串联的第五电阻和发光二极管与供电电源5相连；在移位寄存器时钟信号11、存储寄存器时钟信号12、串行数据信号13、第一控制信号14、第二控制信号15和第三控制信号16与上拉电源41之间均设有上拉电阻42。移位寄存器时钟信号11、存储寄存器时钟信号12、串行数据信号13、第一控制信号14、第二控制信号15和第三控制信号16均由MCU模块的IO口输出。
八路总线收发器芯片1为SN74HCT245芯片，SN74HCT245芯片的DIR引脚与供电电源5相连，SN74HCT245芯片的A1至A8引脚为信号输入引脚，SN74HCT245芯片的B1至B8引脚为信号输出引脚，SN74HCT245芯片的VCC引脚与供电电源5相连，在供电电源5与接地端6之间连接有滤波电容34，SN74HCT245芯片的GND引脚与接地端6相连，SN74HCT245芯片的OE引脚与接地端6相连。
在MCU模块与HC595芯片之间设置八路总线收发器芯片1，并合理选择第一电阻21、第二电阻22和第三电阻23的电阻值，合理选择第一电容31、第二电容32和第三电容33的电容值，使显示刷新的频率适当，从而改善数码管的一闪一闪的现象，改善了数码管的显示效果。
本文中所描述的具体实施例仅仅是对本实用新型精神作举例说明。本实用新型所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本实用新型的精神或者超越所附权利要求书所定义的范围。
尽管本文较多地使用了八路总线收发器芯片1、移位寄存器时钟信号11、存储寄存器时钟信号12、串行数据信号13、第一控制信号14、第二控制信号15、第三控制信号16、第一电阻21、第二电阻22、第三电阻23、第一电容31、第二电容32、第三电容33、滤波电容34、上拉电源41、上拉电阻42、供电电源5、接地端6等术语，但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本实用新型的本质；把它们解释成任何一种附加的限制都是与本实用新型精神相违背的。
Claims (5)
1.一种用于改善数码管显示的电路，其特征在于，包括八路总线收发器芯片(1)，所述的八路总线收发器芯片(1)的其中三个信号输入引脚分别与移位寄存器时钟信号(11)、存储寄存器时钟信号(12)和串行数据信号(13)相连，且该八路总线收发器芯片(1)与移位寄存器时钟信号(11)、存储寄存器时钟信号(12)和串行数据信号(13)相对应的信号输出引脚分别与HC595芯片的移位寄存器时钟输入引脚、存储寄存器时钟输入引脚和串行数据输入引脚相连，所述的八路总线收发器芯片(1)的剩余信号输入引脚与接地端(6)相连，所述的八路总线收发器芯片(1)的剩余信号输出引脚悬空；与移位寄存器时钟信号(11)相对应的信号输出引脚通过第一电阻(21)与HC595芯片的移位寄存器时钟输入引脚相连，与存储寄存器时钟信号(12)相对应的信号输出引脚通过第二电阻(22)与HC595芯片的存储寄存器时钟输入引脚相连，与串行数据信号(13)相对应的信号输出引脚通过第三电阻(23)与HC595芯片的串行数据输入引脚相连；在HC595芯片的移位寄存器时钟输入引脚与接地端(6)之间连接有第一电容(31)，在HC595芯片的存储寄存器时钟输入引脚与接地端(6)之间连接有第二电容(32)，在HC595芯片的串行数据输入引脚与接地端(6)之间连接有第三电容(33)。
2.根据权利要求1所述的用于改善数码管显示的电路，其特征在于，所述的第一电阻(21)、第二电阻(22)和第三电阻(23)的阻值均相同且均在50Ω至150Ω之间，所述的第一电容(31)、第二电容(32)和第三电容(33)的电容值均相同且均在50pF至150pF之间。
3.根据权利要求1或2所述的用于改善数码管显示的电路，其特征在于，所述的八路总线收发器芯片(1)的剩余信号输入引脚中的三个信号输入引脚分别与第一控制信号(14)、第二控制信号(15)和第三控制信号(16)相连。
4.根据权利要求3所述的用于改善数码管显示的电路，其特征在于，在移位寄存器时钟信号(11)、存储寄存器时钟信号(12)、串行数据信号(13)、第一控制信号(14)、第二控制信号(15)和第三控制信号(16)与上拉电源(41)之间均设有上拉电阻(42)。
5.根据权利要求1或2所述的用于改善数码管显示的电路，其特征在于，所述的八路总线收发器芯片(1)为SN74HCT245芯片，所述的SN74HCT245芯片的DIR引脚与供电电源(5)相连，所述的SN74HCT245芯片的A1至A8引脚为信号输入引脚，所述的SN74HCT245芯片的B1至B8引脚为信号输出引脚，所述的SN74HCT245芯片的VCC引脚与供电电源(5)相连，在供电电源(5)与接地端(6)之间连接有滤波电容(34)，所述的SN74HCT245芯片的GND引脚与接地端(6)相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721887305.4U CN207781155U (zh) | 2017-12-28 | 2017-12-28 | 用于改善数码管显示的电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721887305.4U CN207781155U (zh) | 2017-12-28 | 2017-12-28 | 用于改善数码管显示的电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207781155U true CN207781155U (zh) | 2018-08-28 |
Family
ID=63225805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721887305.4U Expired - Fee Related CN207781155U (zh) | 2017-12-28 | 2017-12-28 | 用于改善数码管显示的电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207781155U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114974106A (zh) * | 2022-08-02 | 2022-08-30 | 深圳英集芯科技股份有限公司 | Led显示装置、led显示方法和电子设备 |
-
2017
- 2017-12-28 CN CN201721887305.4U patent/CN207781155U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114974106A (zh) * | 2022-08-02 | 2022-08-30 | 深圳英集芯科技股份有限公司 | Led显示装置、led显示方法和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207781155U (zh) | 用于改善数码管显示的电路 | |
| CN105118441A (zh) | 用于异步控制***的led显示屏控制卡 | |
| CN204189163U (zh) | 一种基于i2c总线的从机供电电路和装置 | |
| CN202102275U (zh) | Io口扩展电路 | |
| CN202721661U (zh) | 一种uart电平转换电路 | |
| CN111768721A (zh) | 一种具有双向数据传输的四线内封ic的led灯珠 | |
| CN102955554A (zh) | 硬盘电压调节电路 | |
| CN203661030U (zh) | 电平转换电路及具有其的电路板 | |
| CN104915313B (zh) | 一种采用fpga实现电平转换的fmc板卡 | |
| CN206961114U (zh) | 可编程芯片的引脚分时复用电路、主板电路及电子设备 | |
| CN101369479A (zh) | 一种电子元件排及其印刷电路板 | |
| CN205754934U (zh) | 一种usb接口led灯串控制*** | |
| CN207503215U (zh) | 一种多串口集成装置 | |
| CN106054745A (zh) | 一种基于iic总线实现数字i/o输出扩展的电路 | |
| CN103729326A (zh) | 基于移位寄存器的gpio扩展方法 | |
| CN208126383U (zh) | 一种基于PowerPC T2080的COMe模块 | |
| CN208432937U (zh) | 一种计算机模块和主板 | |
| CN205844829U (zh) | 一种基于iic总线实现数字i/o输出扩展的电路 | |
| CN101526625A (zh) | 一种可寻址智能电极电路 | |
| CN207731282U (zh) | 一种rfid天线阵列读写器 | |
| CN204442342U (zh) | 一种将差分信号转换为单端信号的电路 | |
| CN205320057U (zh) | 一种基于max系列芯片的电平转换电路 | |
| CN204834003U (zh) | Led灯板 | |
| CN110544462B (zh) | 一种智能仪表的双回路显示输出电路 | |
| CN107610667B (zh) | 一种lcd驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180828 Termination date: 20201228 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |