CN207705218U - 新型异质结雪崩光电二极管 - Google Patents

新型异质结雪崩光电二极管 Download PDF

Info

Publication number
CN207705218U
CN207705218U CN201820172641.9U CN201820172641U CN207705218U CN 207705218 U CN207705218 U CN 207705218U CN 201820172641 U CN201820172641 U CN 201820172641U CN 207705218 U CN207705218 U CN 207705218U
Authority
CN
China
Prior art keywords
epitaxial layer
doping
type
silicon
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201820172641.9U
Other languages
English (en)
Inventor
石拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing One Path Science And Technology Co Ltd
Original Assignee
Beijing One Path Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing One Path Science And Technology Co Ltd filed Critical Beijing One Path Science And Technology Co Ltd
Priority to CN201820172641.9U priority Critical patent/CN207705218U/zh
Application granted granted Critical
Publication of CN207705218U publication Critical patent/CN207705218U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

本实用新型公开了一种新型异质结雪崩光电二极管,包括衬底、第一外延层、第二外延层、第三外延层和第四外延层,第四外延层通过异质外延生长形成于第三外延层之上;第一外延层上形成有第一掺杂区,第一掺杂区包含第一掺杂类型掺杂;第一外延层上形成有第一电极接触区,第一电极接触区包含第一掺杂类型掺杂;第二外延层上形成有第二掺杂区,第二掺杂区包含第一掺杂类型掺杂;第三外延层顶部区域形成有制作有图形的防电场穿透保护层,制作有图形的防电场穿透保护层包含有第一掺杂剂量的第二掺杂类型掺杂;第三外延层顶部区域形成有电场穿透通孔阵列区,电场穿透通孔阵列区包含有第二掺杂剂量的第二掺杂类型掺杂。本实用新型可以降低器件暗电流,提高探测灵敏度。

Description

新型异质结雪崩光电二极管
技术领域
本实用新型涉及一种新型异质结雪崩光电二极管。
背景技术
如图2所示,为一种传统的异质外延雪崩光电二极管的典型结构,包括衬底201、第一外延层202、第二外延层203、第三外延层204和第四外延层205,在第一外延层202具有第一掺杂区211,在第一掺杂区211中形成有第一电极接触区212;在第二外延层203上具有第二掺杂区213,在第三外延层204上形成有防电场穿透保护层216,在防电场穿透保护层216上形成有增益区电场控制电荷掺杂层217,在第四外延层205上形成有第二电极接触区218。其中第一外延层202、第二外延层203和第三外延层204为硅(Si)材料,第四外延层205为锗(Ge)材料。由于Ge材料和Si材料之间存在较大的晶格失配,导致Ge材料在外延过程中形成大量的缺陷和错位,在工作偏压条件下电场渗透进入Ge材料区域时会形成较大的暗电流,从而影响探测信噪比和检测灵敏度。
实用新型内容
本实用新型的目的是解决目前异质外延雪崩光电二极管由于上述结构缺陷导致存在较大暗电流,从而影响探测信噪比和检测灵敏度的技术问题。
为实现以上目的,本实用新型提供一种新型异质结雪崩光电二极管,从下至上依次包括衬底、第一外延层、第二外延层、第三外延层和第四外延层,所述第四外延层通过异质外延生长形成于所述第三外延层之上;
所述第一外延层上形成有第一掺杂区,所述第一掺杂区包含第一掺杂类型掺杂;
所述第一外延层上形成有第一电极接触区,所述第一电极接触区包含第一掺杂类型掺杂;
所述第二外延层上形成有第二掺杂区,所述第二掺杂区包含第一掺杂类型掺杂;
所述第三外延层顶部区域形成有制作有图形的防电场穿透保护层,所述制作有图形的防电场穿透保护层包含有第一掺杂剂量的第二掺杂类型掺杂;
所述第三外延层顶部区域形成有电场穿透通孔阵列区,所述电场穿透通孔阵列区包含有第二掺杂剂量的第二掺杂类型掺杂;
所述第四外延层上形成有第二电极接触区,所述第二电极接触区包含第二掺杂类型掺杂。
进一步地,所述制作有图形的防电场穿透保护层通过离子注入或扩散工艺形成于所述第三外延层顶部区域。
进一步地,所述电场穿透通孔阵列区通过离子注入或扩散工艺形成于所述第三外延层顶部区域。
进一步地,所述第二外延层未掺杂、非故意掺杂或低浓度掺杂,其背景掺杂浓度低于5E15cm-3
进一步地,所述第三外延层未掺杂、非故意掺杂或低浓度掺杂,其背景掺杂浓度低于5E15cm-3
进一步地,所述衬底为硅衬底、绝缘体上硅衬底、砷化镓衬底、磷化铟称帝、石英衬底、碳化硅衬底和蓝宝石中的一种。
进一步地,所述第一外延层、第二外延层和第三外延层均包含第一半导体材料,所述第一半导体材料是硅、磷化铟、砷化镓、氮化铝和氮化镓中的一种。
进一步地,所述第四层外延层包含第二半导体材料,所述第二半导体材料是锗、锗硅、铟镓砷、铟镓砷磷、铟镓铝砷和铟镓氮中的一种。
进一步地,所述电场穿透通孔阵列区的所述第二掺杂剂量低于所述制作有图形的防电场穿透保护层的所述第一掺杂剂量。
进一步地,所述电场穿透通孔阵列区被所述制作有图形的防电场穿透保护层所包围。
进一步地,所述电场穿透通孔阵列区为均匀分布或非均匀分布。
进一步地,所述第一掺杂类型为N型掺杂,所述第二掺杂类型为P型掺杂。
根据本实用新型的一个方面,本实用新型的新型异质结雪崩光电二极管包括绝缘体上硅衬底,所述绝缘体上硅衬底顶部设有硅第一外延层,通过离子注入在所述硅第一外延层中形成N+型第一掺杂区,再通过离子注入在所述N+型第一掺杂区中形成N++型掺杂区,所述N++型掺杂区用于制作N型第一电极接触区;
通过外延生长在所述硅第一外延层上方形成本征薄膜硅第二外延层;
通过离子注入在所述本征薄膜硅第二外延层上形成N+型第二掺杂区;
通过外延生长在所述本征薄膜硅第二外延层上形成本征薄膜硅第三外延层;
通过离子注入在所述本征薄膜硅第三外延层顶部形成P型掺杂的所述制作有图形的防电场穿透保护层,通过离子注入在所述制作有图形的防电场穿透保护层上形成P型掺杂的所述电场穿透通孔阵列区,所述制作有图形的防电场穿透保护层的掺杂浓度高于所述电场穿透通孔阵列区的掺杂浓度;
通过选择性外延生长在所述本征薄膜硅第三外延层上形成锗薄膜第四外延层;
通过离子注入在所述锗薄膜第四外延层上部形成P++型掺杂区,所述P++型掺杂区用于制作P型第二电极接触区。
进一步地,所述N+型第一掺杂区的掺杂浓度为5E17cm-3
所述本征薄膜硅第二外延层为非故意掺杂区,其厚度为100-300nm,掺杂浓度低于5E14cm-3
所述N+型第二掺杂区的掺杂浓度为5E17cm-3~5E18cm-3
所述本征薄膜硅第三外延层的掺杂类型非故意掺杂,其厚度为400-3000nm,掺杂浓度低于5E14cm-3
与现有技术相比,本实用新型的有益效果是:
当对第一电极接触区和第二电极接触区之间施加合适方向的工作偏压时,所述电场穿透通孔阵列区的掺杂电荷被耗尽,电场穿透并进入所述第四外延层,第四外延层中所形成的光生载流子通过扩散和漂移作用被提取出来并进入第三外延层(或称倍增区);而由于制作有图形的防电场穿透保护层具有更高的掺杂剂量,其并不能够被耗尽,从而防止电场穿透进入到具有较高缺陷和错位分布的第四外延层,抑制了暗电流的产生,从而提高本实用新型的探测信噪比和检测灵敏度。
附图说明
下面结合附图对本实用新型的新型异质结雪崩光电二极管作进一步说明。
图1是本实用新型一个实施例的结构示意图;
图2是传统异质外延雪崩光电二极管的结构示意图;
图3是本实用新型一个实施例的制作有图形的防电场穿透保护层和电场穿透通孔阵列区的结构示意图;
图4是本实用新型一个实施例的制作有图形的防电场穿透保护层和电场穿透通孔阵列区的电场分布图;
图5是本实用新型一个实施例的通过离子注入形成制作有图形的防电场穿透保护层的工艺原理图;
图6是本实用新型一个实施例的通过离子注入形成电场穿透通孔阵列区的工艺原理图。
具体实施方式
实施例1
如图1、3-6所示,本实用新型的新型异质结雪崩光电二极管,包括绝缘体上硅衬底101,绝缘体上硅衬底101顶部设有硅第一外延层102,通过离子注入在硅第一外延层102中形成N+型第一掺杂区111,再通过离子注入在N+型第一掺杂区中形成N++型掺杂区112(重新N掺杂),N++型掺杂区112用于制作N型第一电极接触区,即N++型掺杂区112即为N型第一电极接触区112;
通过外延生长在硅第一外延层102上方形成本征薄膜硅第二外延层103;
通过离子注入在本征薄膜硅第二外延层103上形成N+型第二掺杂区113;
通过外延生长在本征薄膜硅第二外延层103上形成本征薄膜硅第三外延层104,本征薄膜硅第三外延层104即倍增层/区115;
通过离子注入在本征薄膜硅第三外延层104顶部形成P型掺杂的制作有图形的防电场穿透保护层116,通过离子注入在制作有图形的防电场穿透保护层116上形成P型掺杂的电场穿透通孔阵列区117,电场穿透通孔阵列区117被制作有图形的防电场穿透保护层116所包围(参见图3),制作有图形的防电场穿透保护层116的掺杂浓度高于电场穿透通孔阵列区117的掺杂浓度;
通过选择性外延生长在本征薄膜硅第三外延层104上形成锗薄膜第四外延层105;
通过离子注入在锗薄膜第四外延层105上部形成P++型掺杂区118,P++型掺杂区118用于制作P型第二电极接触区,即P++型掺杂区118即为P型第二电极接触区118。
当对N型第一电极接触区112和P型第二电极接触区118之间施加合适方向的工作偏压时,电场穿透通孔阵列区117的掺杂电荷被耗尽,电场穿透并进入锗薄膜第四外延层105,锗薄膜第四外延层105中所形成的光生载流子通过扩散和漂移作用被提取出来并进入本征薄膜硅第三外延层104;而由于制作有图形的防电场穿透保护层116相对于电场穿透通孔阵列区117具有更高的掺杂剂量,其并不能够被耗尽,从而防止电场穿透进入到具有较高缺陷和错位分布的锗薄膜第四外延层105,抑制了暗电流的产生,从而提高本新型异质结雪崩光电二极管的探测信噪比和检测灵敏度。
实施例2
为了进一步提高本实用新型抑制暗电流的性能,在实施例1的基础上,将N+型第一掺杂区111的掺杂浓度定为5E17cm-3;本征薄膜硅第二外延层103为非故意掺杂区,厚度为100-300nm,掺杂浓度低于5E14cm-3;N+型第二掺杂区113的掺杂浓度定为5E17cm-3~5E18cm-3;本征薄膜硅第三外延层104的掺杂类型为非故意掺杂,厚度为400-3000nm,掺杂浓度低于5E14cm-3
本实用新型的不局限于上述实施例,本实用新型的上述各个实施例的技术方案彼此可以交叉组合形成新的技术方案,另外凡采用等同替换形成的技术方案,均落在本实用新型要求的保护范围内。

Claims (10)

1.新型异质结雪崩光电二极管,其特征在于,从下至上依次包括衬底、第一外延层、第二外延层、第三外延层和第四外延层,所述第四外延层通过异质外延生长形成于所述第三外延层之上;
所述第一外延层上形成有第一掺杂区,所述第一掺杂区包含第一掺杂类型掺杂;
所述第一外延层上形成有第一电极接触区,所述第一电极接触区包含第一掺杂类型掺杂;
所述第二外延层上形成有第二掺杂区,所述第二掺杂区包含第一掺杂类型掺杂;
所述第三外延层顶部区域形成有制作有图形的防电场穿透保护层,所述制作有图形的防电场穿透保护层包含有第一掺杂剂量的第二掺杂类型掺杂;
所述第三外延层顶部区域形成有电场穿透通孔阵列区,所述电场穿透通孔阵列区包含有第二掺杂剂量的第二掺杂类型掺杂;
所述第四外延层上形成有第二电极接触区,所述第二电极接触区包含第二掺杂类型掺杂。
2.根据权利要求1所述的新型异质结雪崩光电二极管,其特征在于,所述制作有图形的防电场穿透保护层通过离子注入或扩散工艺形成于所述第三外延层顶部区域;
所述电场穿透通孔阵列区通过离子注入或扩散等工艺形成于所述第三外延层顶部区域。
3.根据权利要求1所述的新型异质结雪崩光电二极管,其特征在于,所述第二外延层未掺杂、非故意掺杂或低浓度掺杂,其背景掺杂浓度低于5E15cm-3
所述第三外延层未掺杂、非故意掺杂或低浓度掺杂,其背景掺杂浓度低于5E15cm-3
4.根据权利要求1所述的新型异质结雪崩光电二极管,其特征在于,所述衬底为硅衬底、绝缘体上硅衬底、砷化镓衬底、磷化铟称帝、石英衬底、碳化硅衬底和蓝宝石中的一种。
5.根据权利要求1所述的新型异质结雪崩光电二极管,其特征在于,所述第一外延层、第二外延层和第三外延层均包含第一半导体材料,所述第一半导体材料是硅、磷化铟、砷化镓、氮化铝和氮化镓中的一种;
所述第四层外延层包含第二半导体材料,所述第二半导体材料是锗、锗硅、铟镓砷、铟镓砷磷、铟镓铝砷和铟镓氮中的一种。
6.根据权利要求1所述的新型异质结雪崩光电二极管,其特征在于,所述电场穿透通孔阵列区的所述第二掺杂剂量低于所述制作有图形的防电场穿透保护层的所述第一掺杂剂量。
7.根据权利要求1所述的新型异质结雪崩光电二极管,其特征在于,所述电场穿透通孔阵列区被所述制作有图形的防电场穿透保护层所包围。
8.根据权利要求1所述的新型异质结雪崩光电二极管,其特征在于,所述电场穿透通孔阵列区为均匀分布或非均匀分布;
所述第一掺杂类型为N型掺杂,所述第二掺杂类型为P型掺杂。
9.新型异质结雪崩光电二极管,其特征在于,包括绝缘体上硅衬底,所述绝缘体上硅衬底顶部设有硅第一外延层,通过离子注入在所述硅第一外延层中形成N+型第一掺杂区,再通过离子注入在所述N+型第一掺杂区中形成N++型掺杂区,所述N++型掺杂区用于制作N型第一电极接触区;
通过外延生长在所述硅第一外延层上方形成本征薄膜硅第二外延层;
通过离子注入在所述本征薄膜硅第二外延层上形成N+型第二掺杂区;
通过外延生长在所述本征薄膜硅第二外延层上形成本征薄膜硅第三外延层;
通过离子注入在所述本征薄膜硅第三外延层顶部形成P型掺杂的所述制作有图形的防电场穿透保护层,通过离子注入在所述制作有图形的防电场穿透保护层上形成P型掺杂的所述电场穿透通孔阵列区,所述制作有图形的防电场穿透保护层的掺杂浓度高于所述电场穿透通孔阵列区的掺杂浓度;
通过选择性外延生长在所述本征薄膜硅第三外延层上形成锗薄膜第四外延层;
通过离子注入在所述锗薄膜第四外延层上部形成P++型掺杂区,所述P++型掺杂区用于制作P型第二电极接触区。
10.根据权利要求9所述的新型异质结雪崩光电二极管,其特征在于,所述N+型第一掺杂区的掺杂浓度为5E17cm-3
所述本征薄膜硅第二外延层为非故意掺杂区,其厚度为100-300nm,掺杂浓度低于5E14cm-3
所述N+型第二掺杂区的掺杂浓度为5E17cm-3~5E18cm-3
所述本征薄膜硅第三外延层的掺杂类型非故意掺杂,其厚度为400-3000nm,掺杂浓度低于5E14cm-3
CN201820172641.9U 2018-02-01 2018-02-01 新型异质结雪崩光电二极管 Withdrawn - After Issue CN207705218U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820172641.9U CN207705218U (zh) 2018-02-01 2018-02-01 新型异质结雪崩光电二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820172641.9U CN207705218U (zh) 2018-02-01 2018-02-01 新型异质结雪崩光电二极管

Publications (1)

Publication Number Publication Date
CN207705218U true CN207705218U (zh) 2018-08-07

Family

ID=63031451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820172641.9U Withdrawn - After Issue CN207705218U (zh) 2018-02-01 2018-02-01 新型异质结雪崩光电二极管

Country Status (1)

Country Link
CN (1) CN207705218U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110081A (zh) * 2018-02-01 2018-06-01 北京径科技有限公司 新型异质结雪崩光电二极管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110081A (zh) * 2018-02-01 2018-06-01 北京径科技有限公司 新型异质结雪崩光电二极管
WO2019148510A1 (zh) * 2018-02-01 2019-08-08 北京一径科技有限公司 新型异质结雪崩光电二极管
CN108110081B (zh) * 2018-02-01 2023-12-08 北京一径科技有限公司 异质结雪崩光电二极管

Similar Documents

Publication Publication Date Title
Del Alamo et al. Simultaneous measurement of hole lifetime, hole mobility and bandgap narrowing in heavily doped n-type silicon
CN105576072B (zh) 低噪声雪崩光电探测器及其制备方法
CN108110081A (zh) 新型异质结雪崩光电二极管
CN101971367B (zh) 红外线发光元件
CN100589252C (zh) 双极结型晶体管
CN102800717A (zh) 一种pin结构紫外雪崩光电探测器及其制备方法
Kasper et al. Direct band gap luminescence from Ge on Si pin diodes
CN203218303U (zh) 光电探测器和辐射探测器
JP2020107901A (ja) 平面のアバランシェ・フォトダイオード
CN107452820A (zh) 一种同质界面二维δ掺杂型PIN紫外探测器
CN207705218U (zh) 新型异质结雪崩光电二极管
US4494995A (en) Dual species ion implantation of ternary compounds based on In-Ga-As
CN108231941A (zh) 具有图案化发射极的多结太阳能电池和制作该太阳能电池的方法
Marsal et al. Analysis of conduction mechanisms in annealed n-Si1− xCx: H/p-crystalline Si heterojunction diodes for different doping concentrations
CN100541721C (zh) 平面型雪崩光电二极管
US4843447A (en) Hot charge-carrier transistors
Han et al. Structural Optimization and Temperature-Dependent Electrical Characterization of GaAs Single-Junction Solar Cells
CN108346705A (zh) 一种快速恢复二极管及其制备方法
CN205984998U (zh) 一种增强型GaAs mHEMT器件
Capasso et al. Investigation of microplasmas in InP avalanche photodiodes
RU2507633C1 (ru) Биполярный транзистор на основе гетероэпитаксиальных структур и способ его изготовления
CN102738265A (zh) 掺杂单元、掺杂晶片、掺杂方法、太阳能电池及制作方法
JPH0750429A (ja) 受光素子及びその製造方法
Jahelka et al. Non-Epitaxial GaAs Heterojunction Nanowire Solar Cells (PVSC)
Murcia et al. High performance thin crystalline silicon solar cell grown on silicon-on-insulator

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20180807

Effective date of abandoning: 20231208

AV01 Patent right actively abandoned

Granted publication date: 20180807

Effective date of abandoning: 20231208

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned