CN207530711U - 一种低功耗恒定导通时间定时电路 - Google Patents
一种低功耗恒定导通时间定时电路 Download PDFInfo
- Publication number
- CN207530711U CN207530711U CN201721717198.0U CN201721717198U CN207530711U CN 207530711 U CN207530711 U CN 207530711U CN 201721717198 U CN201721717198 U CN 201721717198U CN 207530711 U CN207530711 U CN 207530711U
- Authority
- CN
- China
- Prior art keywords
- resistance
- capacitance
- turn
- power consumption
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型提供了一种低功耗恒定导通时间定时电路,采用N级RC电路进行定时,消除定时器的静态功耗;其中,一级RC电路包括依次相连的第四PMOS管M4、第四电阻R4和第四电容C4;所述第四PMOS管M4,源极连接于输入电压VIN,栅极连接于导通时间控制端TON_CONTROL,漏极与第四电阻R4的一端相连;所述第四电阻R4的另一端与第四电容C4的一端相连;所述第四电容C4的另一端连接于地;比较器VCMP输入负极连接参考电压,输入正极连接于第四电容C4和第四电阻R4之间;所述N为大于等于1的自然数。该电路能够消除恒定导通时间定时电路的静态功耗,从而降低整个电路的功耗,且实现电路结构简单,成本低。
Description
技术领域
本实用新型涉及电子电路领域,特别是涉及一种低功耗恒定导通时间定时电路。
背景技术
市面上电源芯片按调制方式分类主流有两种:PWM(脉冲宽度调制)、PFM(脉冲频率调制)和PWM-PFM(脉冲宽度频率调制)。这两种调制方式各有优缺点:
对于PWM,优点是:1:噪音低、开关频率固定,EMI噪声滤波器容易设计;2:纹波电压小;3:控制方式实现容易。缺点是:1、轻载效率低;2、受EA限制,环路响应速度慢。
对于PFM,有COT、CFT和迟滞电压型,优点是:1:轻载效率高2:静态功耗小;3:环路响应速度快。缺点是:1、输出纹波更大;2、EMI谐波频谱太宽,滤波困难。
常见的自适应定时器实现方法中,COT恒定导通时间调制BUCK的工作频率和占空比成反比:fSW=tON/D,这导致BUCK工作频率随占空比变化很大,从而出现声频噪声的问题。为此市面上催生了自适应恒定导通时间BUCK的出现,忽略电感压降、功率管压降,它的导通时间tON与占空比成正比,这使得BUCK的工作频率基本恒定。图1所示为常见自适应恒定导通时间模块电路图,导通时间tON和工作频率fSW分别为:
由式2可得工作频率恒定,但对于低功耗BUCK而言,图1中所示缺点在于EA静态功耗较大,这就使得低功耗定时器需求的出现。
实用新型内容
本实用新型要解决的技术问题是提供一种能够消除定时电路的静态功耗的低功耗恒定导通时间定时电路。
本实用新型采用的技术方案如下:
一种低功耗恒定导通时间定时电路,采用N级RC电路进行定时,消除定时器的静态功耗;其中,一级RC电路包括依次相连的第四PMOS管M4、第四电阻R4和第四电容C4;所述第四PMOS管M4,源极连接于输入电压VIN,栅极连接于导通时间控制端TON_CONTROL,漏极与第四电阻R4的一端相连;所述第四电阻R4的另一端与第四电容C4的一端相连;所述第四电容C4的另一端连接于地;比较器VCMP输入负极连接参考电压,输入正极连接于第四电容C4和第四电阻R4之间;所述N为大于等于1的自然数。
所述N等于2或3。
还包括二级RC电路,包括第五PMOS管M5,源极连接于输入电压VIN,栅极连接于导通时间控制端TON_CONTROL,漏极与第五电阻R5的一端相连;所述第五电阻R5的另一端与第五电容C5的一端相连;所述第五电容C5的另一端连接于地;还包括一级注流电阻R_C4,一端连接于第五电阻R5和第五电容C5之间,另一端连接于第四电阻R4和第四电容C4之间。
还包括三级RC电路,包括第六PMOS管M6,源极连接于输入电压VIN,栅极连接于导通时间控制端TON_CONTROL,漏极与第六电阻R6的一端相连;所述第六电阻R6的另一端与第六电容C5的一端相连;所述第六电容C6的另一端连接于地;还包括二级分流电阻R_C5,一端连接于第六电阻R6和第六电容C6之间,另一端连接于第五电阻R5和第五电容C5之间。
还包括与第四电容C4并联的第4开关K4;所述第四开关K4与导通时间控制端TON_CONTROL相连,由导通时间控制端TON_CONTROL控制断开或导通。
还包括与第五电容C5并联的第五开关K5;所述第五开关K5与导通时间控制端TON_CONTROL相连,由导通时间控制端TON_CONTROL控制断开或导通。
还包括与第六电容C6并联的第六开关K6;所述第六开关K6与导通时间控制端TON_CONTROL相连,由导通时间控制端TON_CONTROL控制断开或导通。
与现有技术相比,本实用新型的有益效果是:能够消除恒定导通时间定时电路的静态功耗,从而降低整个电路的功耗,且实现电路结构简单,成本低。
附图说明
图1为现有技术常见定时器实现电路图。
图2为本实用新型其中一实施例的定时电路原理图。
图3为本实用新型其中一实施例的定时电路原理图。
图4为本实用新型其中一实施例的定时电路原理图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
本说明书(包括任何摘要和附图)中公开的任一特征,除非特别叙述,均可被其他等效或者具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只是一系列等效或类似特征中的一个例子而已。
对于低功耗恒定导通时间定时电路的设计,本实用新型的核心思路为:采用RC电路进行定时,消除定时器的静态功耗。作为其中的一种具体电路:
如图2所示,包括依次相连的第四PMOS管M4、第四电阻R4和第四电容C4;所述第四PMOS管M4,源极连接于输入电压VIN,栅极连接于导通时间控制端TON_CONTROL,漏极与第四电阻R4的一端相连;所述第四电阻R4的另一端与第四电容C4的一端相连;所述第四电容C4的另一端连接于地;比较器VCMP输入负极连接参考电压,输入正极连接于第四电容C4和第四电阻R4之间。
低功耗定时器利用RC电路进行定时,这样电路就消除了定时器的静态功耗,只需要考虑给电容充电时耗散在电阻R的开关损耗。
然而,由于RC电路给电容充电到电压VOUT*K2(K2为设定系数)的时间t不与占空比一阶相关,所以导致这种定时器所决定的COT工作频率随占空比增大而减小,从而带来声频噪声的危害。
为了弥补这个不足,采用N级RC电路进行定时,所述N为大于等于2的自然数,图2所示的电路中,只有一级RC电路,包括依次相连的第四PMOS管M4、第四电阻R4和第四电容C4。这种只有一级RC延时电路的定时器定时与占空比不是一阶相关,导致工作频率f与占空比负相关。
作为对电路的进一步改进,如图3所示的电路中,还包括二级RC电路,包括第五PMOS管M5,源极连接于输入电压VIN,栅极连接于导通时间控制端TON_CONTROL,漏极与第五电阻R5的一端相连;所述第五电阻R5的另一端与第五电容C5的一端相连;所述第五电容C5的另一端连接于地;还包括一级注流电阻R_C4,一端连接于第五电阻R5和第五电容C5之间,另一端连接于第四电阻R4和第四电容C4之间。
一级RC定时器把第四电容C4充电到VOUT*K2的时间不与占空比一阶相关的原因在于:第四电容C4的充电电流IR4随时间而指数衰减。若通过一级注流电阻R_C4向第四电容C4注入电流I R_C4且大小等于IR4随时间衰减的电流量,就可以使RC定时器定时长短与占空比一阶强相关,从而实现工作频率与占空比的独立。
然而,二级RC定时器R5·C5<R4·C4/2会导致:
电容C4刚刚充电时,从R_C4补偿到C4的电流过大,使充电加快;所以电路加入第三级RC支路在C4刚刚充电时从节点V2分流,降低从R_C4补偿到C4的电流,VO与时间线性相关的输出范围。如图4所示,具体电路结构为:
还包括三级RC电路,包括第六PMOS管M6,源极连接于输入电压VIN,栅极连接于导通时间控制端TON_CONTROL,漏极与第六电阻R6的一端相连;所述第六电阻R6的另一端与第六电容C5的一端相连;所述第六电容C6的另一端连接于地;还包括二级分流电阻R_C5,一端连接于第六电阻R6和第六电容C6之间,另一端连接于第五电阻R5和第五电容C5之间。
如图2所示,还包括与第四电容C4并联的第4开关K4;所述第四开关K4与导通时间控制端TON_CONTROL相连,由导通时间控制端TON_CONTROL控制断开或导通,以实现对第四电容C4两端电压的快速卸放。
另外,作为进一步地改进,还包括与第五电容C5并联的第五开关K5;所述第五开关K5与导通时间控制端TON_CONTROL相连,由导通时间控制端TON_CONTROL控制断开或导通,以实现对第五电容C5两端电压的快速卸放。
另外,作为进一步地改进,还包括与第六电容C6并联的第六开关K6;所述第六开关K6与导通时间控制端TON_CONTROL相连,由导通时间控制端TON_CONTROL控制断开或导通,以实现对第六电容C6两端电压的快速卸放。
Claims (7)
1.一种低功耗恒定导通时间定时电路,其特征在于,采用N级RC电路进行定时,消除定时器的静态功耗;其中,一级RC电路包括依次相连的第四PMOS管M4、第四电阻R4和第四电容C4;所述第四PMOS管M4,源极连接于输入电压VIN,栅极连接于导通时间控制端TON_CONTROL,漏极与第四电阻R4的一端相连;所述第四电阻R4的另一端与第四电容C4的一端相连;所述第四电容C4的另一端连接于地;比较器VCMP输入负极连接参考电压,输入正极连接于第四电容C4和第四电阻R4之间;所述N为大于等于1的自然数。
2.根据权利要求1所述的低功耗恒定导通时间定时电路,其特征在于,所述N等于2或3。
3.根据权利要求1或2所述的低功耗恒定导通时间定时电路,其特征在于,还包括二级RC电路,包括第五PMOS管M5,源极连接于输入电压VIN,栅极连接于导通时间控制端TON_CONTROL,漏极与第五电阻R5的一端相连;所述第五电阻R5的另一端与第五电容C5的一端相连;所述第五电容C5的另一端连接于地;还包括一级注流电阻R_C4,一端连接于第五电阻R5和第五电容C5之间,另一端连接于第四电阻R4和第四电容C4之间。
4.根据权利要求3所述的低功耗恒定导通时间定时电路,其特征在于,还包括三级RC电路,包括第六PMOS管M6,源极连接于输入电压VIN,栅极连接于导通时间控制端TON_CONTROL,漏极与第六电阻R6的一端相连;所述第六电阻R6的另一端与第六电容C5的一端相连;所述第六电容C6的另一端连接于地;还包括二级分流电阻R_C5,一端连接于第六电阻R6和第六电容C6之间,另一端连接于第五电阻R5和第五电容C5之间。
5.根据权利要求1所述的低功耗恒定导通时间定时电路,其特征在于,还包括与第四电容C4并联的第四开关K4;所述第四开关K4与导通时间控制端TON_CONTROL相连,由导通时间控制端TON_CONTROL控制断开或导通。
6.根据权利要求3所述的低功耗恒定导通时间定时电路,其特征在于,还包括与第五电容C5并联的第五开关K5;所述第五开关K5与导通时间控制端TON_CONTROL相连,由导通时间控制端TON_CONTROL控制断开或导通。
7.根据权利要求4所述的低功耗恒定导通时间定时电路,其特征在于,还包括与第六电容C6并联的第六开关K6;所述第六开关K6与导通时间控制端TON_CONTROL相连,由导通时间控制端TON_CONTROL控制断开或导通。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721717198.0U CN207530711U (zh) | 2017-12-12 | 2017-12-12 | 一种低功耗恒定导通时间定时电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721717198.0U CN207530711U (zh) | 2017-12-12 | 2017-12-12 | 一种低功耗恒定导通时间定时电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207530711U true CN207530711U (zh) | 2018-06-22 |
Family
ID=62578326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201721717198.0U Active CN207530711U (zh) | 2017-12-12 | 2017-12-12 | 一种低功耗恒定导通时间定时电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207530711U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107968568A (zh) * | 2017-12-12 | 2018-04-27 | 清华四川能源互联网研究院 | 一种低功耗恒定导通时间定时电路设计方法及定时电路 |
CN114499126A (zh) * | 2022-04-14 | 2022-05-13 | 深圳市思远半导体有限公司 | 自适应恒定导通时间降压直流转换器及导通时间控制电路 |
-
2017
- 2017-12-12 CN CN201721717198.0U patent/CN207530711U/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107968568A (zh) * | 2017-12-12 | 2018-04-27 | 清华四川能源互联网研究院 | 一种低功耗恒定导通时间定时电路设计方法及定时电路 |
CN107968568B (zh) * | 2017-12-12 | 2024-03-12 | 清华四川能源互联网研究院 | 一种低功耗恒定导通时间定时电路设计方法及定时电路 |
CN114499126A (zh) * | 2022-04-14 | 2022-05-13 | 深圳市思远半导体有限公司 | 自适应恒定导通时间降压直流转换器及导通时间控制电路 |
CN114499126B (zh) * | 2022-04-14 | 2022-07-22 | 深圳市思远半导体有限公司 | 自适应恒定导通时间降压直流转换器及导通时间控制电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108092513B (zh) | 直流-直流转换器 | |
CN103036418B (zh) | 降压式功率因子修正*** | |
CN211352048U (zh) | 一种四开关升降压型变换器的控制电路 | |
CN101350554A (zh) | 一种多路隔离输出电源 | |
CN107968568A (zh) | 一种低功耗恒定导通时间定时电路设计方法及定时电路 | |
EP2950438A1 (en) | Five level inverter | |
CN105896972B (zh) | 一种用于buck变换器的自适应二次斜坡补偿电路 | |
CN207530711U (zh) | 一种低功耗恒定导通时间定时电路 | |
KR20090044137A (ko) | 무변압기형 부스트 컨버터 | |
CN109412397A (zh) | 一种脉冲宽度调制电流模式开关电源二次斜波补偿电路 | |
CN115940641A (zh) | 一种升压变换器 | |
CN102223093B (zh) | 具有启停控制、低供电小功率负高压电源电路 | |
CN206472021U (zh) | 具有多路输出的电压变换装置 | |
CN202565159U (zh) | 可灵活升压的pfc控制电路 | |
Eguchi et al. | Design of an LED Sink Driver Using a Switched-Inductor and Switched-Capacitor Buck-Boost Converter with High Voltage Gains | |
CN104702103B (zh) | Dcdc转换装置 | |
CN110611430A (zh) | 开关电源控制电路及方法和开关电源*** | |
CN203434862U (zh) | 高增益3-Z型Boost电路 | |
CN110199465A (zh) | 同步整流电路和整流装置 | |
CN102893506B (zh) | Boost级联升压电路 | |
CN103731029B (zh) | 降压式直流变换器 | |
CN203522541U (zh) | 一种改进型h桥升降压直流变换器 | |
CN221380776U (zh) | 一种开关结构的驱动电路以及开关电源 | |
Raja et al. | Modelling and analysis of SEPIC converter based photovoltaic system | |
CN216625581U (zh) | 同步整流电路、最大功率点跟踪控制器及光伏优化器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |