CN207529164U - EtherCAT总线四轴伺服驱动器 - Google Patents

Abstract

本实用新型提供的EtherCAT总线四轴伺服驱动器包括SoC模块、EtherCAT接口模块、四轴电机驱动模块，其中EtherCAT接口模块、四轴电机驱动模块均与SoC模块连接，SoC模块包括ARM核、FPGA核、AXI总线，ARM核与FPGA核之间通过AXI总线传输数据。本实用新型采用SoC架构为核心，极大地提高集成度、减小体积、降低成本、提高稳定性及可靠性，ARM核与FPGA核之间通过AXI总线传输数据，可充分发挥出ARM核和FPGA核各自优势，提高驱动器高速率PWM控制性能。另外，本实用新型具有操作***，可作为从站或主站使用，进一步方便了升级、维护和使用。

Description

EtherCAT总线四轴伺服驱动器

技术领域

本实用新型涉及永磁同步电机伺服驱动器，特别涉及一种EtherCAT总线四轴伺服驱动器。

背景技术

永磁同步电机驱动器广泛用于机床高速、高精加工，机器人多关节控制和包装控制等自动化装置领域。但传统的永磁同步电机驱动器在使用中一般只能驱动一台永磁同步电机，而且驱动器的集成度低、体积大、线缆繁复。另外传统驱动器与电机之间的低速率串行通信方式极大地限制了驱动器的控制性能，也不利于多轴同步和使用。

目前，传统驱动器的实现方式大多数使用FPGA(FieldProgrammable Gate Array，现场可编程门阵列)单芯片架构，驱动器占用空间大、线缆繁杂易受干扰、集成度程度低，也不利于多轴的同步和使用。新型驱动器的实现方式也有采用ARM处理器(Advanced RISCMachines，高级精简指令集处理器)+FPGA器件的双芯片架构，但所实现的驱动器成本比较高、可靠性低、通信速率低。

现有技术中专利文献(授权公告号CN205844813U)已公开了一种基于EtherCAT(Ether Control Automation Technology，以太网控制自动化技术)总线的四轴伺服驱动器，该驱动器为基于SoC(System on Chip，片上***)架构下的“ARM核+FPGA核”双核架构，其中ARM核与FPGA核之间通过APB(Advanced Peripheral Bus，高级***总线)总线交换数据，虽然该驱动器已能极大地提高了设备的集成度、减小设备体积，并基于EtherCAT总线可支持多种连接拓扑结构，进一步扩展了设备使用范围，但该驱动器仍存在一些不足，比如鉴于APB总线数据传输速率低，从而ARM核和FPGA核各自优势得不到充分发挥，最终该驱动器的通信速率低、PWM(Pulse Width Modulation，脉冲宽度调制)控制性能有待提高，又比如该驱动器只能作为从站使用并由上位控制器作为主站完成闭环控制，也不便于设备升级、维护。

实用新型内容

本实用新型要解决的技术问题是为了克服现有技术中虽然已采用SoC架构，但SoC内部的ARM核与FPGA核之间通过低速率的APB总线传输数据，不能充分发挥出ARM核和FPGA核各自优势，设备的通信速率低、控制性能有待提高，以及该驱动器仅作为从站使用并由上位控制器完成闭环控制，不便于设备升级、维护和使用等的缺陷，提供一种EtherCAT总线四轴伺服驱动器。

本实用新型是通过下述技术方案来解决上述技术问题：

一种EtherCAT总线四轴伺服驱动器，其特点是，所述EtherCAT总线四轴伺服驱动器包括SoC模块、EtherCAT接口模块、四轴电机驱动模块，所述EtherCAT接口模块、所述四轴电机驱动模块均与所述SoC模块连接，

所述SoC模块包括ARM核、FPGA核、AXI(Advanced eXtensible Interface，高级可扩展接口协议)总线，所述ARM核与所述FPGA核之间通过所述AXI总线传输数据。

较佳地，所述ARM核包括位置环、速度环、电流环，所述FPGA核包括PWM+单元。

较佳地，所述EtherCAT总线四轴伺服驱动器还包括操作***。

较佳地，所述EtherCAT总线四轴伺服驱动器还包括四轴编码器接口模块，所述四轴编码器接口模块包括接口单元、编码器单元、断线检测单元，所述接口单元、所述断线检测单元与所述编码器单元连接，所述断线检测单元、所述编码器单元均与所述SoC模块连接，所述FPGA核包括编码单元，所述编码单元用于处理所述断线检测单元、所述编码器单元的信号。

较佳地，所述EtherCAT总线四轴伺服驱动器还包括Ethernet(以太网)接口模块，所述Ethernet接口模块与所述SoC模块连接，所述ARM核包括Ethernet单元，所述Ethernet单元用于控制所述Ethernet接口模块。

其中，所述EtherCAT总线四轴伺服驱动器可通过所述Ethernet接口模块连接云端，从而利用云计算来检测设备运行状态和设备健康情况。

较佳地，所述EtherCAT总线四轴伺服驱动器还包括SAR(successiveapproximation register，逐次逼近式)ADC(Analog to Digital Converter，模数转换器)电流采样模块，所述SAR ADC电流采样模块分别与所述SoC模块、所述四轴电机驱动模块连接，所述FPGA核包括SAR ADC单元，所述SAR ADC单元用于处理所述SAR ADC电流采样模块的采样数据。

较佳地，所述EtherCAT总线四轴伺服驱动器还包括故障检测模块，所述故障检测模块分别与所述四轴电机驱动模块、所述SoC模块连接，所述FPGA核包括故障检测单元，所述故障检测单元用于处理所述故障检测模块所获得的故障信息。

较佳地，所述EtherCAT总线四轴伺服驱动器还包括IO(Input Output，输入输出)模块、存储模块，所述IO模块、所述存储模块均与所述SoC模块连接，所述存储模块包括DDR(Dual Data Rate，双倍速率同步动态随机存储器)单元、SD卡(Secure Digital MemoryCard，安全数码卡)单元、Flash(闪存)单元。

较佳地，所述EtherCAT总线四轴伺服驱动器还包括外设模块，所述外设模块与所述SoC模块连接，所述外设模块包括显示单元、串行接口单元，所述显示单元、所述串行接口单元均与所述SoC模块连接，所述ARM核包括外设控制单元。

较佳地，所述操作***包括Linux嵌入式***。

本实用新型的积极进步效果在于：本实用新型采用SoC架构为核心，极大地提高了驱动器的集成度、减小了驱动器的体积、降低了驱动器的成本、提高了驱动器的稳定性和可靠性。另外，通过高速AXI总线实现SoC内部的ARM核与FPGA核之间高速数据传输，可充分发挥出ARM核和FPGA核各自优势，提高了驱动器的高速率PWM控制性能。另外，基于本实用新型可串联多个基于EtherCAT总线的驱动器或其他EtherCAT从设备驱动器，并在驱动器具有操作***后，驱动器既可作为从站使用并由上位机作为主站完成闭环控制，也可作为主站独立完成闭环控制，进一步方便了***升级、维护和使用。

附图说明

图1为本实用新型的较佳实施例的EtherCAT总线四轴伺服驱动器的结构示意图。

图2为本实用新型的较佳实施例的EtherCAT总线四轴伺服驱动器作为从站扩展多轴应用的结构示意图。

图3为本实用新型的较佳实施例的EtherCAT总线四轴伺服驱动器作为主站扩展多轴应用的结构示意图。

具体实施方式

下面通过较佳实施例进一步说明本实用新型，但并不因此将本实用新型限制在所述的实施例范围之中。

如图1所示，所述EtherCAT总线四轴伺服驱动器包括SoC模块1、EtherCAT接口模块2、四轴电机驱动模块3，所述EtherCAT接口模块2、所述四轴电机驱动模块3均与所述SoC模块1连接，所述SoC模块1包括ARM核11、FPGA核12、AXI总线13，所述ARM核11与所述FPGA核12之间通过所述AXI总线13传输数据。

本实施例在具体实施时采用SoC架构为核心，极大地提高了驱动器的集成度、减小了体积、降低了成本、提高了稳定性和可靠性。另外，通过高速率的AXI总线实现SoC内部的ARM核与FPGA核之间高速数据传输，可充分发挥ARM核和FPGA核各自优势，如ARM核具有处理器特点，特别适合对数据进行大量运算、高速运算，还适合控制常用***设备、低速***设备、外部IO控制以及外挂存储器、内嵌操作***等，而FPGA核具有大量逻辑资源，非常适合多路信号、高速信号的并行处理，所以在具体实施时可根据驱动器的功能需要，从而将需大量、快速运算处理的功能由ARM核完成，将需并行处理的功能由FPGA核完成，从而实现驱动器的高速率通信和控制。

进一步，所述ARM核11包括位置环113、速度环114、电流环115，所述FPGA核12包括PWM+单元122。

其中，所述位置环113、所述速度环114和所述电流环115需要大量运算处理及控制，所以由所述ARM核11来实现；PWM+表示优化PWM算法，一般驱动器的控制速率受限于硬件架构导致所实现的PWM或SPWM(Sinusoidal PWM，正弦脉冲宽度调制)算法在10K Hz以下，而本实施例中通过将所述PWM+单元122由所述FPGA核12实现，从而充分利用所述FPGA核12的高速并行处理特性使得驱动器的控制速率最高可达20KHz。

进一步，所述EtherCAT总线四轴伺服驱动器还包括四轴编码器接口模块4，所述四轴编码器接口模块4包括接口单元41、编码器单元42、断线检测单元43，所述接口单元41、所述断线检测单元43与所述编码器单元42连接，所述断线检测单元43、所述编码器单元42均与所述SoC模块1连接，所述FPGA核12包括编码单元123，所述编码单元123用于处理所述断线检测单元43、所述编码器单元42的信号。

其中，所述接口单元41具有4个端口用于连接外部四轴编码器，然后所述编码器单元42将外部四轴编码器的信号、所述断线检测单元43将外部四轴编码器的连接情况输入到所述编码单元123中，所述编码单元123充分利用所述FPGA核12的高速并行处理特性，不仅能及时处理编码器的信号，还能同时检测编码器连接情况，可及时发现某一个或多个编码器断线，从而及时发出报警提示、采取保护措施避免安全事故的发生。另外，本实施例可同时连接四轴编码器，所支持的编码器类型包括绝对式编码器和增量式编码器其中至少一种，即所连接的四轴编码器可同时为绝对式编码器或增量式编码器，也可以是绝对式编码器和增量式编码器两者按任意比例的组合。

进一步，所述EtherCAT总线四轴伺服驱动器还包括Ethernet(以太网)接口模块5，所述Ethernet接口模块5与所述SoC模块1连接，所述ARM核11包括Ethernet单元112，所述Ethernet单元112用于控制所述Ethernet接口模块5。

其中，所述Ethernet单元112充分利用所述ARM核11的处理器特性来实现Ethernet功能，通过所述Ethernet接口模块5可将驱动器直接连接到万维网(World Wide Web，简称WWW)，或者生产调试及测试设备，或者云端，从而在驱动器使用中便于外部设备实时采集运行数据、监测运行情况、诊断故障等。

进一步，所述EtherCAT总线四轴伺服驱动器还包括SAR ADC电流采样模块6，所述SAR ADC电流采样模块6分别与所述SoC模块1、所述四轴电机驱动模块3连接，所述FPGA核12包括SAR ADC单元124，所述SAR ADC单元124用于处理所述SAR ADC电流采样模块6的采样数据。

其中，在所述SAR ADC电流采样模块6采样所述四轴电机驱动模块3所连接的四轴电机的电流数据，所述SAR ADC单元124充分利用所述FPGA核12的多路信号并行处理特性及时获取到采样数据，并通过高速的所述AXI总线13将采样数据传输到所述电流环115中，由所述ARM核11实现所述位置环113、所述速度环114、所述电流环115。

进一步，所述EtherCAT总线四轴伺服驱动器还包括故障检测模块7，所述故障检测模块7分别与所述四轴电机驱动模块3、所述SoC模块1连接，所述FPGA核12包括故障检测单元125，所述故障检测单元125用于处理所述故障检测模块7所获得的故障信息。

其中，所述故障检测单元125充分利用所述FPGA核的多路信号并行处理特性来完成驱动器运行过程中的故障检测，所述故障检测模块7用于采集和检测所述四轴电机驱动模块3中用于反映驱动器或电机的各项参数，如电流、电压、温度等，经所述故障检测单元125处理后一旦发现故障情况可及时发出报警信息并及时采取保护措施。

进一步，所述EtherCAT总线四轴伺服驱动器还包括外设模块8，所述外设模块8与所述SoC模块1连接，所述外设模块8包括显示单元81、串行接口单元82，所述显示单元81、所述串行接口单元82均与所述SoC模块1连接，所述ARM核11包括外设控制单元116。

其中，所述外设控制单元116充分利用所述ARM核11的处理器特性来实现常用外设功能，所述显示单元81用于驱动包含数码管显示电路、按键电路等，完成驱动器与外界交互，所述显示单元81可通过***升级来支持如OLED(Organic Light-Emitting Diode，有机发光二极管)显示屏等新式显示设备；所述串行接口单元82支持包括JTAG(Joint TestAction Group，联合测试行为组织)、I²C(Inter-Integrated Circuit，两线式串行总线)、RS485等常用串行通信方式，其中JTAG用于所述SoC模块的程序烧录、在线仿真、调试。

进一步，所述EtherCAT总线四轴伺服驱动器还包括存储模块9、IO模块10，所述存储模块9、所述IO模块10均与所述SoC模块1连接，所述存储模块9包括DDR单元91、SD卡单元92、Flash单元93。

其中，充分利用所述ARM核11具有处理器特点，所述ARM核11包括外IO控制单元117，所述DDR单元91可为所述ARM核11提供最大2GB内存，大大提高了所述ARM核11的数据缓存及吞吐能力，更充分发挥出所述ARM核11出色的数据运算处理能力；所述SD卡单元92用于存放数据，SD卡方便插拔；所述Flash单元93用于存放程序及关键参数，进一步提高驱动器的稳定性和可靠性。所述IO模块10用于扩展及控制通用IO，所述IO控制单元117可实现通用IO扩展功能。

进一步，所述EtherCAT总线四轴伺服驱动器还包括操作***。更进一步，所述操作***包括Linux嵌入式***111。

其中，利用所述ARM核11具有处理器特性将免费的、开源的所述Linux嵌入式***111作为操作***，既保证操作***具有良好的稳定性和可靠性，又可进一步降低成本。本实用新型具有操作***后，极大地方便设备升级、维护和使用。如图2所示，本实用新型提供的EtherCAT总线四轴伺服驱动器200作为从站并由EtherCAT上位机201作为主站完成闭环控制，即EtherCAT总线四轴伺服驱动器200通过内部的EtherCAT接口模块2连接多个EtherCAT其他设备202，其中EtherCAT其他设备202为从站设备，EtherCAT其他设备202可为本实用新型提供的驱动器或其他EtherCAT设备。另外，如图3所示，本实用新型提供的EtherCAT总线四轴伺服驱动器300作为主站独立完成闭环控制，即EtherCAT总线四轴伺服驱动器300通过内部的EtherCAT接口模块2连接多个EtherCAT其他设备301，其中EtherCAT其他设备301为从站设备，EtherCAT其他设备301可为本实用新型提供的驱动器或其他EtherCAT设备。

虽然以上描述了本实用新型的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本实用新型的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本实用新型的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本实用新型的保护范围。

Claims (8)

1.一种EtherCAT总线四轴伺服驱动器，其特征在于，所述EtherCAT总线四轴伺服驱动器包括SoC模块、EtherCAT接口模块、四轴电机驱动模块，所述EtherCAT接口模块、所述四轴电机驱动模块均与所述SoC模块连接，

所述SoC模块包括ARM核、FPGA核、AXI总线，所述ARM核与所述FPGA核之间通过所述AXI总线传输数据；

所述ARM核包括位置环、速度环、电流环，所述FPGA核包括PWM+单元；

所述EtherCAT总线四轴伺服驱动器还包括四轴编码器接口模块，所述四轴编码器接口模块包括接口单元、编码器单元、断线检测单元，所述接口单元、所述断线检测单元与所述编码器单元连接，所述断线检测单元、所述编码器单元均与所述SoC模块连接，所述FPGA核包括编码单元，所述编码单元用于处理所述断线检测单元、所述编码器单元的信号。

2.如权利要求1所述的EtherCAT总线四轴伺服驱动器，其特征在于，所述EtherCAT总线四轴伺服驱动器还包括操作***。

3.如权利要求1所述的EtherCAT总线四轴伺服驱动器，其特征在于，所述EtherCAT总线四轴伺服驱动器还包括Ethernet接口模块，所述Ethernet接口模块与所述SoC模块连接，所述ARM核包括Ethernet单元，所述Ethernet单元用于控制所述Ethernet接口模块。

4.如权利要求1所述的EtherCAT总线四轴伺服驱动器，其特征在于，所述EtherCAT总线四轴伺服驱动器还包括SAR ADC电流采样模块，所述SAR ADC电流采样模块分别与所述SoC模块、所述四轴电机驱动模块连接，所述FPGA核包括SAR ADC单元，所述SAR ADC单元用于处理所述SAR ADC电流采样模块的采样数据。

5.如权利要求1所述的EtherCAT总线四轴伺服驱动器，其特征在于，所述EtherCAT总线四轴伺服驱动器还包括故障检测模块，所述故障检测模块分别与所述四轴电机驱动模块、所述SoC模块连接，所述FPGA核包括故障检测单元，所述故障检测单元用于处理所述故障检测模块所获得的故障信息。

6.如权利要求1所述的EtherCAT总线四轴伺服驱动器，其特征在于，所述EtherCAT总线四轴伺服驱动器还包括IO模块、存储模块，所述IO模块、所述存储模块均与所述SoC模块连接，所述存储模块包括DDR单元、SD卡单元、Flash单元。

7.如权利要求1所述的EtherCAT总线四轴伺服驱动器，其特征在于，所述EtherCAT总线四轴伺服驱动器还包括外设模块，所述外设模块与所述SoC模块连接，所述外设模块包括显示单元、串行接口单元，所述显示单元、所述串行接口单元均与所述SoC模块连接，所述ARM核包括外设控制单元。

8.如权利要求2所述的EtherCAT总线四轴伺服驱动器，其特征在于，所述操作***包括Linux嵌入式***。