用于锂电保护的开关器件
技术领域
本实用新型涉及一种锂电池保护电路,特别是涉及一种用于锂电保护的开关器件及其制作方法。
背景技术
随着科技进步与社会发展,如手机、笔记本电脑、MP3播放器、PDA、掌上游戏机、数码摄像机等便携式设备已越来越普及,这类产品中有许多是采用锂离子电池供电,锂电池分为一次电池和二次电池两类,目前在部分耗电量较低的便携式电子产品中主要使用不可充电的一次锂电池,而在笔记本电脑、手机、PDA、数码相机等耗电量较大的电子产品中则使用可充电的二次电池,即锂离子电池。
与镍镉和镍氢电池相比,锂离子电池具备以下几个优点:1)电压高,单节锂离子电池的电压可达到3.6V,远高于镍镉和镍氢电池的1.2V电压。2)容量密度大,其容量密度是镍氢电池或镍镉电池的1.5-2.5倍。3)荷电保持能力强(即自放电小),在放置很长时间后其容量损失也很小。4)寿命长,正常使用其循环寿命可达到500次以上。5)没有记忆效应,在充电前不必将剩余电量放空,使用方便。
由于锂离子电池的化学特性,在正常使用过程中,其内部进行电能与化学能相互转化的化学正反应,但在某些条件下,如对其过充电、过放电和过电流将会导致电池内部发生化学副反应,该副反应加剧后,会严重影响电池的性能与使用寿命,并可能产生大量气体,使电池内部压力迅速增大后***而导致安全问题,因此所有的锂离子电池都需要一个保护电路,用于对电池的充、放电状态进行有效监测,并在某些条件下关断充、放电回路以防止对电池发生损害。
一个典型的锂离子电池保护电路原理图如图1所示,该保护回路由两个MOSFET(V1、V2)和一个控制IC(N1)外加一些阻容元件构成。控制IC负责监测电池电压与回路电流,并控制两个MOSFET的栅极,MOSFET在电路中起开关作用,分别控制着充电回路与放电回路的导通与关断,C3为延时电容,该电路具有过充电保护、过放电保护、过电流保护与短路保护功能,其工作原理分析如下:
1)在正常状态下电路中N1的“CO”与“DO”脚都输出高电压,两个MOSFET都处于导通状态,电池可以自由地进行充电和放电,由于MOSFET的导通阻抗很小,通常小于30毫欧,因此其导通电阻对电路的性能影响很小。此状态下保护电路的消耗电流为μA级,通常小于7μA。
2)锂离子电池要求的充电方式为恒流/恒压,在充电初期,为恒流充电,随着充电过程,电压会上升到4.2V(根据正极材料不同,有的电池要求恒压值为4.1V),转为恒压充电,直至电流越来越小。电池在被充电过程中,如果充电器电路失去控制,会使电池电压超过4.2V后继续恒流充电,此时电池电压仍会继续上升,当电池电压被充电至超过4.3V时,电池的化学副反应将加剧,会导致电池损坏或出现安全问题。在带有保护电路的电池中,当控制IC检测到电池电压达到4.28V(该值由控制IC决定,不同的IC有不同的值)时,其“CO”脚将由高电压转变为零电压,使V2由导通转为关断,从而切断了充电回路,使充电器无法再对电池进行充电,起到过充电保护作用。而此时由于V2自带的体二极管VD2的存在,电池可以通过该二极管对外部负载进行放电。在控制IC检测到电池电压超过4.28V至发出关断V2信号之间,还有一段延时时间,该延时时间的长短由C3决定,通常设为1秒左右,以避免因干扰而造成误判断。
3)电池在对外部负载放电过程中,其电压会随着放电过程逐渐降低,当电池电压降至2.5V时,其容量已被完全放光,此时如果让电池继续对负载放电,将造成电池的永久性损坏。在电池放电过程中,当控制IC检测到电池电压低于2.3V(该值由控制IC决定,不同的IC有不同的值)时,其“DO”脚将由高电压转变为零电压,使V1由导通转为关断,从而切断了放电回路,使电池无法再对负载进行放电,起到过放电保护作用。而此时由于V1自带的体二极管VD1的存在,充电器可以通过该二极管对电池进行充电。由于在过放电保护状态下电池电压不能再降低,因此要求保护电路的消耗电流极小,此时控制IC会进入低功耗状态,整个保护电路耗电会小于0.1μA。在控制IC检测到电池电压低于2.3V至发出关断V1信号之间,也有一段延时时间,该延时时间的长短由C3决定,通常设为100毫秒左右,以避免因干扰而造成误判断。
4)由于锂离子电池的化学特性,电池生产厂家规定了其放电电流最大不能超过2C(C=电池容量/小时),当电池超过2C电流放电时,将会导致电池的永久性损坏或出现安全问题。电池在对负载正常放电过程中,放电电流在经过串联的2个MOSFET时,由于MOSFET的导通阻抗,会在其两端产生一个电压,该电压值U=I*RDS*2,RDS为单个MOSFET导通阻抗,控制IC上的“V-”脚对该电压值进行检测,若负载因某种原因导致异常,使回路电流增大,当回路电流大到使U>0.1V(该值由控制IC决定,不同的IC有不同的值)时,其“DO”脚将由高电压转变为零电压,使V1由导通转为关断,从而切断了放电回路,使回路中电流为零,起到过电流保护作用。在控制IC检测到过电流发生至发出关断V1信号之间,也有一段延时时间,该延时时间的长短由C3决定,通常为13毫秒左右,以避免因干扰而造成误判断。在上述控制过程中可知,其过电流检测值大小不仅取决于控制IC的控制值,还取决于MOSFET的导通阻抗,当MOSFET导通阻抗越大时,对同样的控制IC,其过电流保护值越小。
5)电池在对负载放电过程中,若回路电流大到使U>0.9V(该值由控制IC决定,不同的IC有不同的值)时,控制IC则判断为负载短路,其“DO”脚将迅速由高电压转变为零电压,使V1由导通转为关断,从而切断放电回路,起到短路保护作用。短路保护的延时时间极短,通常小于7微秒。其工作原理与过电流保护类似,只是判断方法不同,保护延时时间也不一样。
除了控制IC外,电路中还有一个重要元件,就是MOSFET,它在电路中起着开关的作用,由于它直接串接在电池与外部负载之间,因此它的导通阻抗对电池的性能有影响,当选用的MOSFET较好时,其导通阻抗很小,电池包的内阻就小,带载能力也强,在放电时其消耗的电能也少。
锂电保护的两个MOSFET,目前主流技术都是利用Trench VDMOS来实现。VDMOS的优点是沟道密度大,可以有效降低沟道电阻。缺点是用来承受耐压的漂移区(drift)电阻较大。另外,VDMOS的两个源区(source)都在芯片(chip)表面,封装时两个源区电极均需要打金属连线(bonding),而打线电阻受物理限制很难降低。随着快充等大电流锂电充电技术实施,要求锂电保护的MOSFET内阻尽可能的低。
基于以上所述,提供一种能够有效降低漂移区内阻,并降低金属连线占用面积及内阻的开关器件及其制备方法实属必要。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种用于锂电保护的开关器件及其制作方法,用于解决现有技术中锂电保护的MOSFET的漂移区内阻较大以及面积较大的问题。
为实现上述目的及其他相关目的,本实用新型提供一种用于锂电保护的开关器件的制作方法,所述制作方法包括步骤:1)提供一P+型衬底,于所述P+型衬底表面形成P-型外延层;2)于所述P-型外延层中形成N型阱区;3)于所述N型阱区中形成相隔排列的第一P型阱区及第二P型阱区;4)制作出第一栅极结构及第二栅极结构,所述第一栅极结构横跨于所述N型阱区及所述第一P型阱区之间,所述第二栅极结构横跨于所述N型阱区及所述第二P型阱区之间;5)于所述第一栅极结构与第二栅极结构之间形成N-型漂移区;6)于所述第一P型阱区中形成第一N型源区及第一P+型接触区,于所述第二P型阱区中形成第二N型源区及第二P+型接触区;7)于器件表面形成第一介质层,于所述第一介质层中打开第一接触窗口,所述第一接触窗口对准所述第一N型源区及第一P+型接触区,基于所述第一接触窗口刻蚀所述P-型外延层形成直至所述P+型衬底的沟槽,于所述沟槽中填充电极材料形成第一电极;8)于器件表面形成第二介质层,于所述第二介质层及第一介质层中打开第二接触窗口,所述第二接触窗口对准所述第二N型源区及第二P+型接触区,于所述第二接触窗口中填充电极材料形成第二电极。
优选地,步骤1)还包括于所述P-型外延层中形成STI隔离区的步骤,所述STI隔离区位于后续制作的第一栅极结构及第二栅极结构之间,且后续制备的N-型漂移区包围于所述STI隔离区。
优选地,所述第一电极同时与所述第一N型源区、第一P+型接触区以及所述P+型衬底接触,所述第二电极同时与所述第二N型源区及第二P+型接触区接触。
优选地,所述第一电极与所述P+型衬底的接触区域形成有P++掺杂区,其中,所述P++掺杂区的掺杂浓度大于所述P+型衬底的掺杂浓度。
优选地,还包括于所述P+型衬底的背面制作背镀金属的步骤。
优选地,所述背镀金属的制作包括:a)采用溅射或蒸镀的方法于所述P+型衬底的背面形成TiN层或Ag层;b)采用快速热退火的方法对所述TiN层或Ag层进行退火形成与所述P+型衬底的欧姆接触。
本实用新型还提供一种用于锂电保护的开关器件,包括:P+型衬底;P-型外延层;形成于所述P+型衬底表面;N型阱区,形成于所述P-型外延层中;第一P型阱区及第二P型阱区,相隔排列形成于所述N型阱区中;第一栅极结构及第二栅极结构,所述第一栅极结构横跨于所述N型阱区及所述第一P型阱区之间,所述第二栅极结构横跨于所述N型阱区及所述第二P型阱区之间;N-型漂移区,形成于所述第一栅极结构及第二栅极结构之间;第一N型源区及第一P+型接触区,形成于所述第一栅极结构侧面的第一P型阱区中;第二N型源区及第二P+型接触区,形成于所述第二栅极结构侧面的第二P型阱区中;第一介质层,形成于器件表面,所述第一介质层中打开有第一接触窗口,所述第一接触窗口对准所述第一N型源区及第一P+型接触区,所述第一接触窗口内的P-型外延层被去除形成直至所述P+型衬底的沟槽,所述沟槽中填充有电极材料形成第一电极;第二介质层,形成于所述第一介质层上,所述第二介质层及第一介质层中打开第二接触窗口,所述第二接触窗口对准所述第二N型源区及第二P+型接触区,所述第二接触窗口中填充有电极材料形成第二电极。
优选地,所述P-型外延层中还形成有STI隔离区,所述STI隔离区位于所述第一栅极结构及第二栅极结构之间,且所述N-型漂移区包围于所述STI隔离区。
优选地,所述第一电极同时与所述第一N型源区、第一P+型接触区以及所述P+型衬底接触,所述第二电极同时与所述第二N型源区及第二P+型接触区接触。
优选地,所述第一电极与所述P+型衬底的接触区域形成有P++掺杂区,其中,所述P++掺杂区的掺杂浓度大于所述P+型衬底的掺杂浓度。
优选地,所述第一电极的上端被所述第二介质层覆盖而呈内埋式电极结构。
优选地,所述P+型衬底的背面还形成有背镀金属,所述背镀金属包括TiN层及Ag层中的一种。
优选地,所述P+型衬底的掺杂浓度为1e18~1e19/cm3,所述P-型外延层的掺杂浓度为1e16~1e17/cm3,所述N型阱区的掺杂浓度为1e15~1e16/cm3,所述N-型漂移区的掺杂浓度为1e16~1e17/cm3,所述P型阱区的掺杂浓度为1e17~1e18/cm3。
如上所述,本实用新型的用于锂电保护的开关器件及其制作方法,具有以下有益效果:
1)采用共用漂移区(drift)的方式构建MOSFET器件,使得漂移区(drift)区域电阻可以大大降低,同时保证耐压不变。
2)仅需通过一个同时与第一N型源区、第一P+型接触区以及P+型衬底接触的沟槽电极(第一电极),便可将一个源区引到芯片(chip)背面,封装时可与基底焊接,降低接触电阻,在极低的内阻要求下非常有效,并且,可以大大节省了工艺成本以及减小器件体积。
3)所述沟槽电极呈内埋式电极,可以大大提高沟槽电极的机械强度,提高器件的寿命;
4)通过预先于P+型衬底中形成P++掺杂区,可以进一步降低沟槽电极与P+型衬底的接触电阻,获得更低的器件内阻。
5)实际的数据表明,本实用新型可得到单位面积导通内阻更低的双MOSFET器件。
附图说明
图1显示为一个典型的锂离子电池保护电路原理图。
图2~图12显示为本实用新型实施例1的用于锂电保护的开关器件的制作方法各步骤所呈现的结构示意图。
图13显示为本实用新型实施例2的用于锂电保护的开关器件的结构示意图。
元件标号说明
101 P+型衬底
102 P-型外延层
103 N型阱区
104 第一栅极结构
204 第二栅极结构
105 第一P型阱区
205 第二P型阱区
106 N-型漂移区
107 第一N型源区
108 第一P+型接触区
207 第二N型源区
208 第二P+型接触区
109 沟槽
209 第二接触窗口
120 第一电极
220 第二电极
114 第一介质层
214 第二介质层
121 STI隔离区
201 P++掺杂区
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图2~图13。需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例1
如图2~图12所示,本实施例提供一种用于锂电保护的开关器件的制作方法,所述制作方法包括步骤:
如图2所示,首先进行步骤1),提供一P+型衬底101,于所述P+型衬底101表面形成P-型外延层102。
具体地,所述P+型衬底101的掺杂浓度为1e18~1e19/cm3,采用外延的方法于所述P+型衬底101表面形成P-型外延层102,所述P-型外延层102的掺杂浓度为1e16~1e17/cm3。
如图2所示,然后进行步骤2),于所述P-型外延层102中形成N型阱区103。
具体地,采用无掩膜的离子注入的方式于所述P-型外延层102中形成N型阱区103,所述N型阱区103的掺杂浓度为1e15~1e16/cm3。
如图3所示,接着进行步骤3),于所述N型阱区103中形成相隔排列的第一P型阱区105及第二P型阱区205;
具体地,先依据定义的第一P型阱区105及第二P型阱区205的图形制作掩膜,然后采用离子注入的方式于所述N型阱区103中形成相隔排列的第一P型阱区105及第二P型阱区205,所述第一P型阱区105及第二P型阱区205的掺杂浓度为1e17~1e18/cm3。
如图4所示,然后进行步骤4),制作出第一栅极结构104及第二栅极结构204,所述第一栅极结构104横跨于所述N型阱区103及所述第一P型阱区105之间,所述第二栅极结构204横跨于所述N型阱区103及所述第二P型阱区205之间。
作为示例,先沉积二氧化硅层作为栅介质层,然后沉积多晶硅作为栅极材料,接着采用光刻-刻蚀的方法使得所述第一栅极结构104横跨于所述N型阱区103及所述第一P型阱区105之间,所述第二栅极结构204横跨于所述N型阱区103及所述第二P型阱区205之间。
如图5所示,接着进行步骤5),于第一栅极结构104及第二栅极结构204之间形成N-型漂移区106。
具体地,基于自对准工艺于所述第一栅极结构104及第二栅极结构204之间进行离子注入,形成N-型漂移区106,所述N-型漂移区106的掺杂浓度为1e16~1e17/cm3。该N-型漂移区106为开关器件的两个MOSFET共用的漏区。
如图6所示,然后进行步骤6),于所述第一P型阱区105中形成第一N型源区107及第一P+型接触区108,于所述第二P型阱区205中形成第二N型源区207及第二P+型接触区208。
具体地,先依据第一N型源区107及第二N型源区207的图形制作掩膜后,基于掩膜进行离子注入形成第一N型源区107及第二N型源区207,然后依据第一P+型接触108及第二P+型接触208的图形制作掩膜后,基于掩膜进行离子注入形成第一P+型接触108及第二P+型接触208。
如图7~图8所示,然后进行步骤7),于器件表面形成第一介质层114,于所述第一介质层114中打开第一接触窗口,所述第一接触窗口对准所述第一N型源区107及第一P+型接触区108,基于所述第一接触窗口刻蚀所述P-型外延层102形成直至所述P+型衬底101的沟槽109,于所述沟槽109中填充电极材料形成第一电极120。
具体地,采用化学气相沉积法于器件表面形成二氧化硅层,作为第一介质层114,然后制作掩膜后于所述介质层114中打第一接触窗口,接着以所述第一介质层114为掩膜,对所述第一接触窗口内的P-型外延层102进行刻蚀,形成直至所述P+型衬底101的沟槽109。优选地,所述沟槽109刻蚀至所述P+型衬底101内,以提高后续接触的导电效果。
作为示例,所述第一电极同时与所述第一N型源区107、第一P+型接触区108以及所述P+型衬底101接触,以将所述第一N型源区107引出至所述P+型衬底101,仅需通过一个同时与第一N型源区、第一P+型接触区以及P+型衬底接触的沟槽电极(第一电极),便可将一个源区引到芯片(chip)背面,封装时可与基底焊接,降低接触电阻,在极低的内阻要求下非常有效,并且,可以大大节省了工艺成本以及减小器件体积。
优选地,在填充电极材料之前,还包括对所述第一接触窗口底部进行离子注入形成P++掺杂区201的步骤,其中,所述P++掺杂区201的掺杂浓度大于所述P+型衬底101的掺杂浓度,以进一步降低所述第一电极120与所述P+型衬底101的接触电阻,提高器件的整体性能。
如图9~图10所示,然后进行步骤8),于器件表面形成第二介质层214,于所述第二介质层214及第一介质层114中打开第二接触窗口209,所述第二接触窗口209对准所述第二N型源区207及第二P+型接触区208,于所述第二接触窗口209中填充电极材料形成第二电极220。
作为示例,所述第二电极220同时与所述所述第二N型源区207及第二P+型接触区208接触,以实现所述第二N型源区207的引出。
制作完所述第二介质层214后,所述第一电极呈内埋式电极,被所述第二介质层214覆盖,可以大大提高沟槽电极的机械强度,提高器件的寿命。
如图11所示,最后进行步骤9),于所述P+型衬底101的背面制作背镀金属116。
具体地,所述背镀金属116的制作包括:a)采用溅射或蒸镀的方法于所述P+型衬底101的背面形成TiN层或Ag层;b)采用快速热退火的方法对所述TiN层或Ag层进行退火形成与所述P+型衬底101的欧姆接触。
如图11所示,本实施例还提供一种用于锂电保护的开关器件,包括:P+型衬底101;P-型外延层102;形成于所述P+型衬底101表面;N型阱区103,形成于所述P-型外延层102中;第一P型阱区105及第二P型阱区205,相隔排列形成于所述N型阱区103中;第一栅极结构104及第二栅极结构204,所述第一栅极结构104横跨于所述N型阱区103及所述第一P型阱区105之间,所述第二栅极结构204横跨于所述N型阱区103及所述第二P型阱区205之间;N-型漂移区106,形成于所述第一栅极结构104及第二栅极结构204之间;第一N型源区107及第一P+型接触区108,形成于所述第一栅极结构104侧面的第一P型阱区105中;第二N型源区207及第二P+型接触区208,形成于所述第二栅极结构204侧面的第二P型阱区205中;第一介质层114,形成于器件表面,所述第一介质层114中打开有第一接触窗口,所述第一接触窗口对准所述第一N型源区107及第一P+型接触区108,所述第一接触窗口内的P-型外延层102被去除形成直至所述P+型衬底101的沟槽109,所述沟槽109中填充有电极材料形成第一电极120;第二介质层214,形成于所述第一介质层上114,所述第二介质层214及第一介质层114中打开第二接触窗口209,所述第二接触窗口209对准所述第二N型源区207及第二P+型接触区208,所述第二接触窗口209中填充有电极材料形成第二电极220。
作为示例,所述第一电极120同时与所述第一N型源区107、第一P+型接触区108以及所述P+型衬底101接触,所述第二电极220同时与所述第二N型源区207及第二P+型接触区接触208。
作为示例,所述第一电极120与所述P+型衬底101的接触区域形成有P++掺杂区201,其中,所述P++掺杂区201的掺杂浓度大于所述P+型衬底101的掺杂浓度。
优选地,所述第一电极120的上端被所述第二介质层214覆盖而呈内埋式电极结构。
作为示例,所述P+型衬底101的背面还形成有背镀金属116,所述背镀金属116包括TiN层及Ag层中的一种。
作为示例,所述P+型衬底101的掺杂浓度为1e18~1e19/cm3,所述P-型外延层102的掺杂浓度为1e16~1e17/cm3,所述N型阱区103的掺杂浓度为1e15~1e16/cm3,所述N-型漂移区106的掺杂浓度为1e16~1e17/cm3,所述P型阱区105的掺杂浓度为1e17~1e18/cm3。
本实用新型的用于锂电保护的开关器件采用共用漂移区(drift)的方式构建MOSFET器件,使得漂移区(drift)区域电阻可以大大降低,同时保证耐压不变。仅需通过一个同时与第一N型源区、第一P+型接触区以及P+型衬底接触的沟槽电极(第一电极),便可将一个源区引到芯片(chip)背面,封装时可与基底焊接,降低接触电阻,在极低的内阻要求下非常有效,并且,可以大大节省了工艺成本以及减小器件体积。
如图12所示,本实用新型的用于锂电保护的开关器件为包含两个MOSFET的四端器件,包括一个正面的源区引出端,两个栅极控制端和一个背面的源区引出端,本实用新型在器件导通时的电流流向如图12所示。
实施例2
如图13所示,本实施例提供一种用于锂电保护的开关器件的制作方法,其基本步骤如实施例1,其中,与实施例1的不同之处在于:步骤1)还包括于所述P-型外延层102中形成STI隔离区121的步骤,所述STI隔离区121位于后续制作的第一栅极结构104与第二栅极结构204之间,且后续制备的N-型漂移区106包围于所述STI隔离区121。
如图13所示,本实施例还提供一种用于锂电保护的开关器件,其基本结构如实施例1,其中,与实施例1的不同之处在于:所述P-型外延层102中还形成有STI隔离区121,所述STI隔离区121位于第一栅极结构104与第二栅极结构204之间,且所述N-型漂移区106包围于所述STI隔离区121。
所述STI隔离区121可以有效提高器件的耐压性能。
如上所述,本实用新型的用于锂电保护的开关器件及其制作方法,具有以下有益效果:
1)采用共用漂移区(drift)的方式构建MOSFET器件,使得漂移区(drift)区域电阻可以大大降低,同时保证耐压不变。
2)仅需通过一个同时与第一N型源区、第一P+型接触区以及P+型衬底接触的沟槽电极(第一电极),便可将一个源区引到芯片(chip)背面,封装时可与基底焊接,降低接触电阻,在极低的内阻要求下非常有效,并且,可以大大节省了工艺成本以及减小器件体积。
3)所述沟槽电极呈内埋式电极,可以大大提高沟槽电极的机械强度,提高器件的寿命;
4)通过预先于P+型衬底中形成P++掺杂区,可以进一步降低沟槽电极与P+型衬底的接触电阻,获得更低的器件内阻。
5)实际的数据表明,本实用新型可得到单位面积导通内阻更低的双MOSFET器件。
所以,本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。