CN207053471U - 一种超高电源抑制比功放装置 - Google Patents
一种超高电源抑制比功放装置 Download PDFInfo
- Publication number
- CN207053471U CN207053471U CN201720958428.6U CN201720958428U CN207053471U CN 207053471 U CN207053471 U CN 207053471U CN 201720958428 U CN201720958428 U CN 201720958428U CN 207053471 U CN207053471 U CN 207053471U
- Authority
- CN
- China
- Prior art keywords
- switch
- low pass
- electric capacity
- pass circuit
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 26
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 26
- 230000005611 electricity Effects 0.000 claims 2
- 239000003990 capacitor Substances 0.000 abstract description 12
- 238000010276 construction Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型提供一种超高电源抑制比功放装置，包括放大器、基准电压电路和低通电路，所述基准电压电路连接所述低通电路，所述低通电路连接所述放大器的输入端；其中，所述基准电压电路包括第一电阻和第二电阻，所述第一电阻的第一端连接电源，所述第一电阻的第二端连接第二电阻的第一端，所述第二电阻的第一端连接所述低通电路，所述第二电阻的第二端接地；所述低通电路包括第一开关、第二开关和电容，所述第一开关的第一端连接所述第二电阻的第一端，第一开关的第二端连接所述电容的第一端和第二开关的第一端，所述第二开关的第二端连接所述放大器，所述电容的第二端接地，所述第一开关和第二开关进行周期性的开启和关闭并且第一开关和第二开关开启和关闭的时序相反。本实用新型提供的超高电源抑制比功放装置无需外接电容即可达到高的电源抑制比，结构简单，成本低。
Description
技术领域
本实用新型涉及电子电路技术领域，特别涉及一种超高电源抑制比功放装置。
背景技术
在功率放大器的电路中，音频输入经过各级放大器放大后，将放大结果与三角波进行比较，将比较器产生的方波输入驱动电路启动扬声器。音频信号在这个传输过程中会产生总谐波失真，并且还会受电源纹波影响。现在抑制噪声和减少总谐波失真的办法主要是设计精确的电路和增加大的滤波电容，从而提高芯片的电源抑制比(PSRR)和减少总谐波失真。
现有技术中，为了达到比较高的电源抑制比(PSRR)一般会采用全差动的架构来达到，而在全差动的架构下，PSRR主要的来源为用来产生差动放大器VDD/2的稳压电路。请参阅图1，在现有技术中一般会外挂滤波电容C来达到高PSRR的效果。但是外挂的滤波电容需要大面积的芯片和大的工作电流，成本高，设计困难；而且即使在这样电路中也会由于信号传输过程中工艺不匹配、电源的纹波电压、衬底偏置效应以及电路其他寄生效应，仍会产生一定的噪声和总谐波失真，这些噪声和总谐波失真量通过运算放大器、比较器和驱动电路会被放大，扬声器上还仍会有相对较大的噪声和总谐波失真。
已公开的中国专利CN102694514A提供了一种功放装置，通过产出共模电压进一步提供功放装置整体的PSRR，共模电压产生单元包括第三电阻和第四电阻。但是，其共模电压产生单元也需要外接的滤波电容来抑制噪声和减少总谐波失真，外接电容对设计成本以及芯片布局面积等都是一个很大的问题，实际使用不便。
实用新型内容
针对以上问题，本实用新型专利目的在于设计了一种超高电源抑制比功放装置，无需外接电容即可达到高的电源抑制比，结构简单，成本低。
本实用新型具体的技术方案如下：
一种超高电源抑制比功放装置，包括放大器、基准电压电路和低通电路，所述基准电压电路连接所述低通电路，所述低通电路连接所述放大器的输入端；其中，
所述基准电压电路包括第一电阻R1和第二电阻R2，所述第一电阻R1的第一端连接电源，所述第一电阻R1的第二端连接第二电阻R2的第一端，所述第二电阻R2的第一端连接所述低通电路，所述第二电阻R2的第二端接地；
所述低通电路包括第一开关S1、第二开关S2和电容Cs，所述第一开关S1的第一端连接所述第二电阻R2的第一端，第一开关S1的第二端连接所述电容Cs的第一端和第二开关S2的第一端，所述第二开关S2的第二端连接所述放大器，所述电容Cs的第二端接地，所述第一开关S1和第二开关S2进行周期性的开启和关闭并且第一开关S1和第二开关S2开启和关闭的时序相反。
具体的，本实用新型所述低通电路为N级架构，N≥1；其中：
当N＝1时，所述低通电路包括第一开关S1、第二开关S2和电容Cs，所述第一开关S1的第一端连接所述第二电阻R2的第一端，第一开关S1的第二端连接所述电容Cs的第一端和第二开关S2的第一端，所述第二开关S2的第二端连接所述放大器；
当N＝2时，所述低通电路包括第一开关S1、第二开关S2、第三开关S3和第一电容Cs1、第二电容Cs2，所述第二开关S2的第二端连接第二电容Cs2的第一端和第三开关的第一端；
当为N级架构的低通电路时，包括N+1个开关和N个电容，第N个开关的第二端连接第N个电容的第一端和第N+1个开关的第一端。
具体的，本实用新型当为二级架构的低通电路，N＝2时，所述第一开关S1、第二开关S2、第三开关S3进行周期性的开启和关闭，并且第一开关S1和第二开关S2开启和关闭的时序相反，第二开关S2和第三开关S3开启和关闭的时序相反；
当为N级架构的低通电路时，所述N+1个开关进行周期性的开启和关闭，并且每相邻的开关进行开启和关闭的时序相反。
具体的，本实用新型所述低通电路的等效电阻的计算公式为：
其中，Cs为电容Cs的电容值，fCK为第一开关S1、第二开关S2开启和关闭的频率。
本实用新型提供超高电源抑制比功放装置与现有技术相比，无需外接电容即可达到高的电源抑制比，通过低通电路来产生一组假电阻，可以等效上将uF等级的电容缩小成pF等级，进而可以将传统上的外挂电容作进芯片内部，在应用上可以节省芯片空间的同时又可以达到高电源抑制比的效果。
附图说明
以下参照附图对本实用新型实施例作进一步说明，其中：
图1是本实用新型是现有技术功放电路的结构图
图2是本实用新型一种超高电源抑制比功放装置的原理图；
图3是本实用新型一种超高电源抑制比功放装置的电路结构图；
图4是基本电阻计算图；
图5是本实用新型一种超高电源抑制比功放装置的低通电路基本电阻计算图；
图6是本实用新型一种超高电源抑制比功放装置的低通电路一级的电路图；
图7是本实用新型一种超高电源抑制比功放装置的低通电路二级的电路图；
图8是本实用新型一种超高电源抑制比功放装置的低通电路一级的开关时序图；
图9是本实用新型一种超高电源抑制比功放装置的低通电路一级的开关时序图。
具体实施方式
下面结合附图和具体实施例对本实用新型作进一步的详细说明。
功放电路在应用上一般都是采用全差动的方式，请参阅图1，而全差动的架构为了将二端直流输出控制在VDD/2的基准电压，通常会透过VDD跟二个阻值相同的电阻来产生VDD/2的电压来作为功放电路的基准电压。因全差动的电路本身对电源噪声的抑制效果很好，所以传统的全差动架构其电源噪声的主要来源为产生VDD/2的电阻分压电路。在一般传统的功放电路为了达到高电源抑制比的目的，会外挂一个uF量级的电容C来对VDD上的噪声作滤波的效果以此达到高电源抑比的效果，外接电容成本高，芯片设计困难。
请参阅图2为本实用新型提供的超高电源抑制比功放装置的原理图，通过设计低通电路来产生一组假电阻，可以等效上将uF量级的电容缩小成pF量级，进而将传统上的外挂电容设计进芯片内部。在应用上可以节省一个外挂电容同时又可以达到高电源抑制比的效果。
本实用新型提出了一种超高电源抑制比功放装置，请参阅图3，包括放大器、基准电压电路和低通电路，所述基准电压电路连接所述低通电路，所述低通电路连接所述放大器的输入端。在电阻分压出来VDD/2的地方加上一组低通电路，目的是用来对VDD上的噪声作滤波以达到高电源抑制比的目的。请参阅图3，因一组电阻R及一组电容C可以产生一个极点，其频率为1/RC，也就是当VDD上的噪声大于极点的频率，其噪声的就会被滤掉进而产生一组干净的VCM电压来提供给功放电路。
具体的，所述基准电压电路包括第一电阻R1和第二电阻R2，所述第一电阻R1的第一端连接电源，所述第一电阻R1的第二端连接第二电阻R2的第一端，所述第二电阻R2的第一端连接所述低通电路，所述第二电阻R2的第二端接地；
所述低通电路包括第一开关S1、第二开关S2和电容Cs，所述第一开关S1的第一端连接所述第二电阻R2的第一端，第一开关S1的第二端连接所述电容Cs的第一端和第二开关S2的第一端，所述第二开关S2的第二端连接所述放大器，所述电容Cs的第二端接地，所述第一开关S1和第二开关S2进行周期性的开启和关闭并且第一开关S1和第二开关S2开启和关闭的时序相反。
请参阅图4为基本电阻计算公式图，电阻值R等于二端电压VA-VB除以流过电流I。请参阅图5为低通电路的基本电阻计算公式图，电容Cs透过开关S1及S2跟VA及VB连接，而S1及S2开关的频率为fCK，也就是当S1开启是VA跟Cs连接在一起，此时S2是关闭Cs跟VB断开。同理当S1断开时，S2将Cs及VB连接在一起。由此可以推导出从VA流到VB的等效电流为CsfCK(VA-VB)，进而可以去得到此假电阻的等效阻值为其中，Cs为电容Cs的电容值，fCK为第一开关S1、第二开关S2开启和关闭的频率。
具体的，本实用新型所述低通电路为N级架构，N≥1。其中：
当N＝1时，所述低通电路包括第一开关S1、第二开关S2和电容Cs，所述第一开关S1的第一端连接所述第二电阻R2的第一端，第一开关S1的第二端连接所述电容Cs的第一端和第二开关S2的第一端，所述第二开关S2的第二端连接所述放大器。
请参阅图6为低通电路一级的电路图，图7为低通电路二级的电路。一般如果要达到较高等效阻值，我们需要较低的频率及较小的Cs电容值，不过在实际应用上较低的频率及较小的容值，会导致Cs上电荷容易受到干扰及本身Cs对地的寄生电阻导致假电阻的效果大打折扣。为了避免上述的问题，可以利用多级假电阻的架构来解决，图7低通电路二级也就是利用二个的Cs电容来避免使用太低的频率及太小的CS电容，来达到应用上的需求。
当N＝2时，所述低通电路包括第一开关S1、第二开关S2、第三开关S3和第一电容Cs1、第二电容Cs2，所述第二开关S2的第二端连接第二电容Cs2的第一端和第三开关的第一端；
当为N级架构的低通电路时，包括N+1个开关和N个电容，第N个开关的第二端连接第N个电容的第一端和第N+1个开关的第一端。
具体的，本实用新型当为二级架构的低通电路，N＝2时，所述第一开关S1、第二开关S2、第三开关S3进行周期性的开启和关闭，并且第一开关S1和第二开关S2开启和关闭的时序相反，第二开关S2和第三开关S3开启和关闭的时序相反；
当为N级架构的低通电路时，所述N+1个开关进行周期性的开启和关闭，并且每相邻的开关进行开启和关闭的时序相反。
请参阅图8为低通电路一级的开关时序图，图9为低通电路二级的开关时序图。在一级架构里面，S1及S2开关时序为相反的，如图8所示，也就是当S1开启的时候S2为关闭，同样的当S1为关的时候S2为开。而在二级架构里面，S1及S2的时序为反相而S 1和S3为同相的，当S1为开的时候S2为关同时S3为开，而当S1为关的时候S2为开而同时S3为关。
以上所述本实用新型的具体实施方式，并不构成对本实用新型保护范围的限定。任何根据本实用新型的技术构思所做出的各种其他相应的改变与变形，均应包含在本实用新型权利要求的保护范围内。
Claims (4)
1.一种超高电源抑制比功放装置，其特征在于，包括放大器、基准电压电路和低通电路，所述基准电压电路连接所述低通电路，所述低通电路连接所述放大器的输入端；其中，
所述基准电压电路包括第一电阻R1和第二电阻R2，所述第一电阻R1的第一端连接电源，所述第一电阻R1的第二端连接第二电阻R2的第一端，所述第二电阻R2的第一端连接所述低通电路，所述第二电阻R2的第二端接地；
所述低通电路包括第一开关S1、第二开关S2和电容Cs，所述第一开关S1的第一端连接所述第二电阻R2的第一端，第一开关S1的第二端连接所述电容Cs的第一端和第二开关S2的第一端，所述第二开关S2的第二端连接所述放大器，所述电容Cs的第二端接地，所述第一开关S1和第二开关S2进行周期性的开启和关闭并且第一开关S1和第二开关S2开启和关闭的时序相反。
2.根据权利要求1所述的一种超高电源抑制比功放装置，其特征在于，所述低通电路为N级架构，N≥1；其中：
当N＝1时，所述低通电路包括第一开关S1、第二开关S2和电容Cs，所述第一开关S1的第一端连接所述第二电阻R2的第一端，第一开关S1的第二端连接所述电容Cs的第一端和第二开关S2的第一端，所述第二开关S2的第二端连接所述放大器；
当N＝2时，所述低通电路包括第一开关S1、第二开关S2、第三开关S3和第一电容Cs1、第二电容Cs2，所述第二开关S2的第二端连接第二电容Cs2的第一端和第三开关的第一端；
当为N级架构的低通电路时，包括N+1个开关和N个电容，第N个开关的第二端连接第N个电容的第一端和第N+1个开关的第一端。
3.根据权利要求2所述的一种超高电源抑制比功放装置，其特征在于，当为二级架构的低通电路，N＝2时，所述第一开关S1、第二开关S2、第三开关S3进行周期性的开启和关闭，并且第一开关S1和第二开关S2开启和关闭的时序相反，第二开关S2和第三开关S3开启和关闭的时序相反；
当为N级架构的低通电路时，所述N+1个开关进行周期性的开启和关闭，并且每相邻的开关进行开启和关闭的时序相反。
4.根据权利要求1所述的一种超高电源抑制比功放装置，其特征在于，所述低通电路的等效电阻的计算公式为：
其中，Cs为电容Cs的电容值，fCK为第一开关S1、第二开关S2开启和关闭的频率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720958428.6U CN207053471U (zh) | 2017-08-01 | 2017-08-01 | 一种超高电源抑制比功放装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720958428.6U CN207053471U (zh) | 2017-08-01 | 2017-08-01 | 一种超高电源抑制比功放装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207053471U true CN207053471U (zh) | 2018-02-27 |
Family
ID=61499044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720958428.6U Expired - Fee Related CN207053471U (zh) | 2017-08-01 | 2017-08-01 | 一种超高电源抑制比功放装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207053471U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107332525A (zh) * | 2017-08-01 | 2017-11-07 | 深圳市中移联半导体科技有限公司 | 一种超高电源抑制比功放装置 |
-
2017
- 2017-08-01 CN CN201720958428.6U patent/CN207053471U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107332525A (zh) * | 2017-08-01 | 2017-11-07 | 深圳市中移联半导体科技有限公司 | 一种超高电源抑制比功放装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chiu et al. | High-input and low-output impedance voltage-mode universal biquadratic filter using DDCCs | |
| CN102130659B (zh) | 一种减小两级运算放大器输入失调电压的电路结构 | |
| CN108322199B (zh) | 一种动态比较方法 | |
| CN103944375B (zh) | 一种pfc控制电路和应用其的pfc电路 | |
| CN109921756B (zh) | 一种全差分跨导运算放大器 | |
| CN103490746B (zh) | 用于陷波滤波的装置和方法 | |
| Lulec et al. | A 150-μW 3 rd-order butterworth passive-switched-capacitor filter with 92 dB SFDR | |
| CN104426491B (zh) | 运算放大电路、主动电极及电生理信号采集*** | |
| CN207053471U (zh) | 一种超高电源抑制比功放装置 | |
| CN102130681B (zh) | 一种差分锁相环 | |
| CN112987837B (zh) | 一种用于补偿ldo输出极点的前馈补偿方法和电路 | |
| CN105048996B (zh) | 一种截止频率自校正的混模低通滤波器 | |
| CN107332525A (zh) | 一种超高电源抑制比功放装置 | |
| CN105391409B (zh) | 一种低纹波开关电容共模反馈电路 | |
| CN105162327B (zh) | 一种用于buck变换器的补偿电路 | |
| Ivanov | Switched-capacitor level-shifting technique with sampling noise reduction for rail-to-rail input range instrumentation amplifiers | |
| Zhang et al. | Nanowatt high order analog fully-differential bandpass filter with passive switched-capacitor circuits | |
| CN103904869A (zh) | 纹波滤波电路以及方法 | |
| CN203301433U (zh) | 具有增加直流增益和减少直流偏移的时钟有扫描能力的低通滤波器 | |
| CN106849988A (zh) | 支持双协议的uhf‑rfid读写器信道选择滤波器 | |
| CN206759424U (zh) | 一种ad转换器的输入信号滤波回路 | |
| CN209593406U (zh) | 一种适用于12位流水线adc中的新型运算放大电路 | |
| CN105429631B (zh) | 一种自适应偏置的低功耗电流复用电感电容压控振荡器 | |
| CN108702135A (zh) | 放大器装置和开关电容积分器 | |
| CN202310028U (zh) | 微型麦克风 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190509 Address after: 518000 Guangdong Province, Futian District, Shenzhen, 1063 Xiangmei Road, Shuixie Flower Du Mingcuiju 2 20B Patentee after: Lin Qiliang Address before: 518000 No. 22 Huanping Road, Gaoqiao Community, Pingdi Street, Longgang District, Shenzhen City, Guangdong Province Patentee before: Shenzhen Sino link Semiconductor Technology Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180227 Termination date: 20200801 |