CN206807643U - 基于arm架构的4k图像拼接显示装置及显示*** - Google Patents

Abstract

本实用新型实施例提供的基于ARM架构的4K图像拼接显示装置及显示***，属于液晶显示技术领域。其中，4K图像拼接显示装置通过ARM多核处理器模组实现支持同时接入并解码多路1080P或1路4K网络视频信号，通过内置GPU图形处理器实现对多路图像信号的缩放、叠加以及网络解码图像的画质改善和图像优化，再通过4K图像处理器实现图像的切割显示、组合显示或颜色调整等，同时集成基于HDMI2.0协议作为视频通道板块间总线，利用其18Gbps速率，实现支持4K或者更高分辨率的图像信号的接入处理，从而实现图像在液晶拼接屏幕中的跨屏显示或者多层叠加显示。

Description

基于ARM架构的4K图像拼接显示装置及显示***

本申请要求于2016年12月07日提交中国专利局、申请号为CN201621335412.1、实用新型名称为“基于ARM架构的4K图像拼接显示装置”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本实用新型涉及液晶屏幕显示领域，具体而言，涉及一种基于ARM架构的4K图像拼接显示装置及显示***。

背景技术

信息数据***性发展的互联网时代，屏幕技术的升级与创新使显示市场潜力被不断开发，各类显示技术应用逐渐细分并占据优势市场。IP产品的快速普及为显示***的大数据应用积累了技术基础和大量的原始数据。原有的液晶拼接处理卡无法支持IP产品的信号接入和显示，同时随着4K高清信号的不断渗透，客户要求4K分辨率信号超高清的显示效果，原有的拼接处理卡不具备4K信号的直接接入能力，所以设计一款既能支持数字信号的4K信号接入显示，也可能接入IP化的4K信号处理及显示装置是符合市场发展的需要。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种基于ARM架构的4K图像拼接显示装置及显示***，以改善上述问题。

本实用新型较佳实施例提供一种基于ARM架构的4K图像拼接显示装置，包括拼接处理单元和显示面板，所述拼接处理单元包括ARM多核处理器模组、GPU图形处理器、4K图像处理器、网络接口、输入芯片和输出芯片，所述网络接口和GPU图形处理器均与ARM多核处理器模组连接，输入芯片、输出芯片和GPU图形处理器均与4K图像处理器连接，4K图像处理器与显示面板连接。

进一步地，所述ARM多核处理器模组的输入端与所述网络接口连接，所述ARM多核处理器模组的输出端与所述GPU图形处理器的输入端连接，所述4K图像处理器的输入端与所述GPU图形处理器及输入芯片连接，所述4K图像处理器的输出端与所述显示面板及输出芯片连接。

进一步地，所述网络接口为千兆以太网接口。

进一步地，所述ARM多核处理器模组包括多个ARM内核处理器，所述多个ARM内核处理器通过内部总线与所述GPU图形处理器连接。

进一步地，所述ARM多核处理器模组包括4个ARM内核处理器。

进一步地，所述输入芯片包括HDMI输入芯片、DVI输入芯片和VGA输入芯片中的一种或多种。

进一步地，所述HDMI输入芯片为HDMI2.0输入芯片。

进一步地，所述输出芯片为HDMI2.0输出芯片。

本实用新型另一较佳实施例提供一种显示***，包括图形工作站以及多个如上所述的4K图像拼接显示装置，其中，每预设个4K图像拼接显示装置中的拼接处理单元通过HDMI线缆构成串行链路后与所述图形工作站连接。

进一步地，所述拼接处理单元与远程控制设备通信连接，以使所述远程控制设备通过网络对所述拼接处理单元进行控制。

本实用新型实施例提供的基于ARM架构的4K图像拼接显示装置及显示***，通过ARM多核处理器模组实现支持同时接入并解码多路1080P或1路4K网络视频信号，通过内置GPU图形处理器实现对多路图像信号的缩放、叠加以及网络解码图像的画质改善和图像优化，再通过4K图像处理器实现图像的切割显示、组合显示或颜色调整等，同时集成基于HDMI2.0协议作为视频通道板块间总线，利用其18Gbps速率，实现支持4K或者更高分辨率的图像信号的接入处理，从而实现图像在液晶拼接屏幕中的跨屏显示或者多层叠加显示。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本实用新型实施例提供的一种基于ARM架构的4K图像拼接显示装置的方框示意图；

图2为本实用新型实施例提供的图1所示4K图像拼接显示装置的一种实现框图；

图3A为本实用新型实施例提供的集成ARM多核处理器模组和GPU图形处理器的硬件实现示意图；

图3B为本实用新型实施例提供的4K图像处理器的硬件实现示意图；

图4为本实用新型实施例提供的一种显示***的结构框图。

图标：100-拼接处理单元；200-显示面板；110-网络接口；120-ARM多核处理器模组；130-GPU图形处理器；140-4K图像处理器；150-输入芯片；160-输出芯片；300-显示***；310-图形工作站。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例中，术语“4K”是指一种高清显示分辨率的简称。通常来讲，4K图像是指达到了4096×2160或者3840×2160物理分辨率的高清图像。

请参阅图1，是本实用新型实施例提供的一种基于ARM架构的4K图像拼接显示装置的方框示意图。如图1所示，该4K图像拼接显示装置包括拼接处理单元100和显示面板200。

其中，拼接处理单元100包括网络接口110、ARM多核处理器模组120、GPU图形处理器130、4K图像处理器140、输入芯片150和输出芯片160，但不限制于此。

详细地，网络接口110可以是千兆以太网接口，其用于接收IP视频码流，支持来自IP Camera码流、电脑显示编码码流、互联网直播码流等的各种类型的视频源。

ARM多核处理器模组120的输入端与网络接口110连接。ARM多核处理器模组120用于对接收到的IP视频码流进行包括数据包头解析、提取视频内容等预处理，并支持针对H.264、H.265/HEVC等标准的解码工作。本实施例中，ARM多核处理器模组120最大可以支持4K分辨率视频码流的解码处理。

GPU图形处理器130的输入端连接于ARM多核处理器模组120的输出端。GPU图形处理器130可以对经ARM多核处理器模组120解码后的图像进行缩放、叠加等处理，以及还可以对网络解码图像的画质进行改善和优化。另外，GPU图形处理器130可以基于同步显示算法，支持图像在多个显示面板200中的跨屏显示、多路信号叠加显示、任意切割显示或任意组合显示等。

4k图像处理器140的输入端与GPU图形处理器130的输出端及输入芯片150连接。4k图像处理器140的输出端与显示面板200和输出芯片160连接。4k图像处理器140具备LVDS接口，可以直接驱动显示面板200，经过网络解码的图像或者是经输入芯片150的接口输入的图像信号，可以直接显示在显示面板200上。4k图像处理器140可以实现图像的任意切割或组合，不同显示面板200显示的内容可以拼接成为一幅超高分辨率的画面，并且可以保障对超高分辨解析度的图像进行零失真的显示。

具体地，4K图像处理能够任意切换不同输入通道的信号，包括输入芯片150、GPU图形处理器130输出的图像信号。本实施例中，4k图像处理器140可以将来自GPU图形处理器130的图像或输入芯片150的图像处理成液晶显示面板200所需要的分辨率及信号格式，以输出给液晶显示面板200进行显示。另外，4k图像处理器140还支持将来自GPU图形处理器130的图像或输入芯片150的图像按照拼接显示要求在多个4K图像拼接显示装置中选取相应的显示面板200，并同时将需要在其他显示面板200显示的图像内容，经输出芯片160回环发送出去，以通过多块显示面板200间的协同工作，实现4K图像在拼接屏幕上的显示。

本实施例中，所述输入芯片150可以包括HDMI输入芯片、DVI输入芯片和VGA输入芯片中的一种或多种。

作为一种实施方式，所述输入芯片150可以是HDMI2.0输入芯片。

作为一种实施方式，所述输出芯片160可以是HDMI2.0输出芯片。

HDMI2.0输入/输出芯片160可以用于4K分辨率图像的输入及输出。通过HDMI2.0输入/输出芯片160的串联，可以将多个4K图像拼接显示装置中的显示面板200拼接成一个整体，进而实现4K图像的拼接显示。

另外，本实施例中，ARM多核处理器模组120可以对GPU图形处理器130、4k图像处理器140进行信号切换控制，以实现画面叠加、画中画等功能。

请参阅图2，作为一种实施方式，ARM多核处理器模组120可以包括4个ARM内核处理器。每个ARM内核处理器可以通过内部总线与GPU图形处理器130直接连接，将视频码流进行包头协议解析、解码处理后，发送到GPU图形处理器130。

本实施方式中，输入芯片150采用HDMI2.0输入芯片，输出芯片160采用HDMI2.0输出芯片。

当然，可以理解的是，在其他实施方式中，ARM多核处理器模组120可以包括更多或更少的ARM内核处理器。

请参阅图3A和图3B，是本实用新型实施例提供的一种示例性的硬件实现示意图。可以理解，该示例中各个组件的实现方式仅是示意性的，并不对本实用新型的保护范围产生任何的限制。

本示例中，网络接口110可以由例如型号为RTL8211E的千兆以太网PHY芯片实现；ARM多核处理器模组120和GPU图形处理器130可以由例如型号为AWH3的ARM SOC芯片集成实现，如图3A所示；4k图像处理器140可以由例如型号为MS6190的芯片实现，如图3B所示；HDMI输入/输出芯片160可以由例如型号为IT6661的HDMI芯片实现。

具体实现过程可以是：

多路网络信号，由千兆以太网输入，经过GE PHY芯片的MDI0+/-～MDI3+/-管脚(PIN：1～11)输入，并通过RXD0～TXD3管脚(Pin：13～27)将数据输入至ARM SOC芯片的RGMII接口(PIN：C21～L19)。

多路网络信号在ARM SOC芯片中经过ARM多核处理器模组120解码及GPU图形处理器130进行处理后(包括切割、拉伸、叠加、旋转、同步等)，形成输出图像。该输出图像经过ARM SOC芯片的HDMI接口输出(PIN：J1～M2)，信号接入到4k图像处理器140芯片的HDMI IN2接口(PIN：6～14、130～132)。

同时，本地的超高分辨率图像通过HDMI2.0输入芯片150的HDMI输入接口(PIN：16～18、PIN：28～36)输入，并通过端口P1管脚(PIN：1～9、81～87)输出至HDMI回环接口，同时通过P0端口管脚(PIN：60～76)输出至4k图像处理器140芯片的HDMI IN 0端口(PIN：140～151)。

4k图像处理器140芯片(例如，MS6190)，将通过HDMI2接收到的网络图像及HDMI2接收到的本地超高分辨率图像，再次进行2层叠加处理(类似画中画)后，形成统一画面，经由LVDS接口输出(PIN79～93)至显示面板200，实现最终显示。

本实用新型实施例提供的基于ARM架构的4K图像拼接显示装置，通过ARM多核处理器模组120实现支持同时接入并解码多路1080P或1路4K网络视频信号，通过内置GPU图形处理器130实现对多路图像信号的缩放、叠加以及网络解码图像的画质改善和图像优化，再通过4k图像处理器140实现图像的切割显示、组合显示或颜色调整等，同时集成基于HDMI2.0协议作为视频通道板块间总线，利用其18Gbps速率，实现支持4K或者更高分辨率的图像信号的接入处理，从而实现图像在液晶拼接屏幕中的跨屏显示或者多层叠加显示。

请参阅图4，是本实用新型实施例中提供的一种显示***300的结构示意图。

如图4所示，显示***300包括图形工作站310以及多个4K图像拼接显示装置。本实施例中，显示***300包括8个4K图像拼接显示装置，但是可以理解的是，在其他实施例中，该显示***300可以包括更多或更少的4K图像拼接显示装置。

本实施例中，拼接处理单元100内置于显示面板200内部。拼接处理单元100提供多种输入接口，例如HDMI、DVI和VGA输入接口。IP视频码流经输入接口进入拼接处理单元100，经过处理后显示在显示面板200上。

多个拼接处理单元100之间采用HDMI2.0的输入/输出芯片，在相连的显示面板200之间提供了高达18Gbps的传输带宽，可以满足4K以上超高分辨率图像信号接入和处理的通道。而且，HDMI2.0具有良好的向下兼容性，可以与HDMI1.0设备通用，确保在替换原有产品的过程中，不会影响原有设备的正常运行和使用。

进一步地，本实施例中，每预设个(例如，4个)4K图像拼接显示装置中的拼接处理单元100通过HDMI线缆构成串行链路后与所述图形工作站310的显卡连接，从而使得图形工作站310内存储的本地超高分辨率图像可以直接传输到多个拼接处理单元100中，并经拼接处理单元100处理后在显示面板200上以拼接或叠加等显示形式进行显示。

作为一种实施方式，假设本实施例中每个显示面板200可显示图像的分辨率为1920x1080，那么本实施例中整个拼接面板墙(8个显示面板200拼接而成)所显示图像的分辨率可达7680x2160，其为所述超高分辨率图像中的一种。在一示例中，图形工作站310可以生成分辨率达7680x2160的图像，而后该超高分辨率图像通过HDMI端口输出至拼接处理单元100，以使拼接处理单元100将该超高分辨率图像切割成一个个1920x1080的图像，进而相应地显示在每块显示面板上，同时确保每秒30帧的处理能力，以及保持完全地显示同步。

另外拼接处理单元100上还提供网络接口，以使拼接处理单元100通过交换机与图像工作站或者其他控制设备(如远程或本地服务器)相连接。图像工作站或者其他控制设备可以通过网络对其进行管理和控制。每个拼接处理单元100上都设有1000兆的网络接口，可以直接显示4K的IP信号输入。

ARM多核处理器模组120内部的ARM内核可以与控制设备(如远程或本地服务器)建立通信连接，以指定IP信号的显示位置、图像大小和图像多次叠加方式等。

进一步地，ARM内核上还可以运行有嵌入式操作***，以对GPU图形处理器130、4k图像处理器140等进行管理和控制，并且可以与其他板块上的ARM内核进行通讯，保持不同显示面板200的图像显示同步，并且保持不同显示面板200所显示图形的显示亮度以及图像色彩的一致性。

本实施例的显示***300中，通过采用HDMI2.0输入/输出芯片可以实现多个拼接处理单元100的串联工作模式，拼接处理单元100上的多核芯片可以同时处理多路信号的接入和控制，同时在视频处理通道内，加入GPU图形处理器130作为图像优化和改善引擎，可以满足4K或更高分辨率的网络信号接入的需求。

在本实用新型的描述中，需要说明的是，术语“上”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

Claims (10)

1.基于ARM架构的4K图像拼接显示装置，其特征在于，包括拼接处理单元和显示面板，所述拼接处理单元包括ARM多核处理器模组、GPU图形处理器、4K图像处理器、网络接口、输入芯片和输出芯片，所述网络接口和GPU图形处理器均与ARM多核处理器模组连接，输入芯片、输出芯片和GPU图形处理器均与4K图像处理器连接，4K图像处理器与显示面板连接。

2.根据权利要求1所述的4K图像拼接显示装置，其特征在于，所述ARM多核处理器模组的输入端与所述网络接口连接，所述ARM多核处理器模组的输出端与所述GPU图形处理器的输入端连接，所述4K图像处理器的输入端与所述GPU图形处理器及输入芯片连接，所述4K图像处理器的输出端与所述显示面板及输出芯片连接。

3.根据权利要求1或2所述的4K图像拼接显示装置，其特征在于，所述网络接口为千兆以太网接口。

4.根据权利要求1所述的4K图像拼接显示装置，其特征在于，所述ARM多核处理器模组包括多个ARM内核处理器，所述多个ARM内核处理器通过内部总线与所述GPU图形处理器连接。

5.根据权利要求4所述的4K图像拼接显示装置，其特征在于，所述ARM多核处理器模组包括4个ARM内核处理器。

6.根据权利要求1所述的4K图像拼接显示装置，其特征在于，所述输入芯片包括HDMI输入芯片、DVI输入芯片和VGA输入芯片中的一种或多种。

7.根据权利要求6所述的4K图像拼接显示装置，其特征在于，所述HDMI输入芯片为HDMI2.0输入芯片。

8.根据权利要求7所述的4K图像拼接显示装置，其特征在于，所述输出芯片为HDMI2.0输出芯片。

9.一种显示***，其特征在于，包括图形工作站以及多个如上述权利要求1-8任一项所述的4K图像拼接显示装置，其中，每预设个4K图像拼接显示装置中的拼接处理单元通过HDMI线缆构成串行链路后与所述图形工作站连接。

10.根据权利要求9所述的显示***，其特征在于，所述拼接处理单元与远程控制设备通信连接，以使所述远程控制设备通过网络对所述拼接处理单元进行控制。