CN206741349U - 一种电流源 - Google Patents

Abstract

本实用新型提供一种电流源，包括：负温度系数的第一电流源产生电路、正温度系数的第二电流源产生电路和镜像输出电路，其中，第一电流源产生电路的电源端与电源相连，第一电流源产生电路的输出端与镜像输出电路的第一输入端相连；第二电流源产生电路的电源端与电源相连，第二电流源产生电路的输出端与镜像输出电路的第二输入端相连；镜像输出电路的电源端与电源相连，镜像输出电路的输出端作为电流源的输出端。本实用新型在获得目标电流的同时，可以有效抑制电流源的温度。

Description

一种电流源

技术领域

本实用新型涉及电路技术领域，特别是涉及一种电流源。

背景技术

图1是传统电流源的电路结构，其中，P1’和P2’是P增强型场效应晶体管，N1’和N2’是N增强型场效应晶体管，V’是电源。

传统电流源存在以下缺陷：流过电阻R’的电流I’＝Vt’*lnm’/R’，热电压Vt’＝KT’/q’，m’是N2’和N1’的宽长比之比。从电流I’的计算公式中可以看出，电流I’随温度升高而增大，即传统电流源的输出端电流随温度升高而增大。

实用新型内容

鉴于上述问题，本实用新型实施例的目的在于提供一种电流源，以解决或至少部分解决传统电流源的输出端电流随温度升高而增大的问题。

为了解决上述问题，本实用新型实施例公开了一种电流源，包括：负温度系数的第一电流源产生电路、正温度系数的第二电流源产生电路和镜像输出电路，其中，所述第一电流源产生电路的电源端与电源相连，所述第一电流源产生电路的输出端与所述镜像输出电路的第一输入端相连；所述第二电流源产生电路的电源端与所述电源相连，所述第二电流源产生电路的输出端与所述镜像输出电路的第二输入端相连；所述镜像输出电路的电源端与所述电源相连，所述镜像输出电路的输出端作为所述电流源的输出端。

可选地，所述第一电流源产生电路包括：第一PMOS管，所述第一PMOS管的源端与所述电源相连；第二PMOS管，所述第二PMOS管的源端与所述电源相连，所述第二PMOS管的栅端分别与所述第一PMOS管的栅端和所述第二PMOS管的漏端相连；第一NMOS管，所述第一NMOS管的栅端与所述第一PMOS管的漏端相连，所述第一NMOS管的漏端与所述第二PMOS管的漏端相连，所述第一NMOS管的漏端和所述第二PMOS管的漏端作为所述第一电流源产生电路的输出端；第二NMOS管，所述第二NMOS管的漏端分别与所述第一PMOS管的漏端和所述第一NMOS管的栅端相连，所述第二NMOS管的栅端与所述第一NMOS管的源端相连，所述第二NMOS管的源端接地；第一电阻模块，所述第一电阻模块的一端分别与所述第二NMOS管的栅端和所述第一NMOS管的源端相连；第三NMOS管，所述第三NMOS管的漏端分别与所述第一电阻模块的另一端和所述第三NMOS管的栅端相连，所述第三NMOS管的源端接地。

可选地，所述第一PMOS管和所述第二PMOS管为增强型PMOS管，所述第一NMOS管和所述第二NMOS管为增强型NMOS管，所述第三NMOS管为耗尽型NMOS管。

可选地，所述镜像输出电路包括：第三PMOS管，所述第三PMOS管的源端与所述电源相连，所述第三PMOS管的栅端与所述第二电流源产生电路的输出端相连；第四PMOS管，所述第四PMOS管的源端与所述电源相连，所述第四PMOS管的栅端与所述第一电流源产生电路的输出端相连，所述第四PMOS管的漏端与所述第三PMOS管的漏端相连，所述第四PMOS管的漏端和所述第三PMOS管的漏端作为所述镜像输出电路的输出端。

可选地，所述第二电流源产生电路包括：第五PMOS管，所述第五PMOS管的源端与所述电源相连；第六PMOS管，所述第六PMOS管的源端与所述电源相连，所述第六PMOS管的栅端分别与所述第五PMOS管的栅端和所述第六PMOS管的漏端相连；第四NMOS管，所述第四NMOS管的漏端分别与所述第五PMOS管的漏端和所述第四NMOS管的栅端相连，所述第四NMOS管的源端接地；第五NMOS管，所述第五NMOS管的漏端与所述第六PMOS管的漏端相连，所述第五NMOS管的栅端与所述第四NMOS管的栅端相连，所述第五NMOS管的漏端和所述第六PMOS管的漏端作为所述第二电流源产生电路的输出端；第二电阻模块，所述第二电阻模块的一端与所述第五NMOS管的源端相连，所述第二电阻模块的另一端接地。

可选地，所述第五PMOS管和所述第六PMOS管为增强型PMOS管，所述第四NMOS管和所述第五NMOS管为增强型NMOS管。

可选地，所述第二电流源产生电路还包括：第六NMOS管，所述第六NMOS管的漏端与所述第六PMOS管的漏端相连，所述第六NMOS管的栅端与所述第四NMOS管的栅端相连，所述第六NMOS管的源端与所述第五NMOS管的漏端相连。

可选地，所述第六NMOS管为耗尽型NMOS管。

本实用新型实施例包括以下优点：通过将负温度系数的第一电流源产生电路、正温度系数的第二电流源产生电路和镜像输出电路的电源端与同一电源相连，并将第一电流源产生电路的输出端与镜像输出电路的第一输入端相连，第二电流源产生电路的输出端与镜像输出电路的第二输入端相连，镜像输出电路的输出端作为电流源的输出端。这样，当电流源工作时，温度对第一电流源产生电路输出端电流的影响和温度对第二电流源产生电路输出端电流的影响可以部分或全部抵消，实现抑制温度对电流源的输出端电流的影响，部分解决或完全解决电流源的输出端电流随温度升高而增大的问题。

附图说明

图1是传统电流源的电路结构示意图；

图2是本实用新型的一种电流源实施例的结构框图；

图3是本实用新型的一种电流源实施例的结构示意图；

图4是本实用新型的另一种电流源实施例的结构示意图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

参照图2，示出了本实用新型的一种电流源实施例的结构框图，具体可以包括如下模块：负温度系数的第一电流源产生电路10、正温度系数的第二电流源产生电路20和镜像输出电路30，其中，第一电流源产生电路10的电源端与电源V相连，第一电流源产生电路10的输出端与镜像输出电路30的第一输入端相连；第二电流源产生电路20的电源端与电源V相连，第二电流源产生电路20的输出端与镜像输出电路30的第二输入端相连；镜像输出电路30的电源端与电源V相连，镜像输出电路30的输出端作为电流源的输出端。

这样，当电流源工作时，温度对第一电流源产生电路10输出端电流的影响和温度对第二电流源产生电路20输出端电流的影响可以部分或全部抵消，实现抑制温度对电流源的输出端电流的影响，部分解决或完全解决电流源的输出端电流随温度升高而增大的问题。

可选地，参照图3和图4，第一电流源产生电路10可以包括：第一PMOS管P1，第一PMOS管P1的源端与电源V相连；第二PMOS管P2，第二PMOS管P2的源端与电源V相连，第二PMOS管P2的栅端分别与第一PMOS管P1的栅端和第二PMOS管P2的漏端相连；第一NMOS管N1，第一NMOS管N1的栅端与第一PMOS管P1的漏端相连，第一NMOS管N1的漏端与第二PMOS管P2的漏端相连，第一NMOS管N1的漏端和第二PMOS管P2的漏端作为第一电流源产生电路10的输出端；第二NMOS管N2，第二NMOS管N2的漏端分别与第一PMOS管P1的漏端和第一NMOS管N1的栅端相连，第二NMOS管N2的栅端与第一NMOS管N1的源端相连，第二NMOS管N2的源端接地；第一电阻模块11，第一电阻模块11的一端分别与第二NMOS管N2的栅端和第一NMOS管N1的源端相连；第三NMOS管，第三NMOS管的漏端分别与第一电阻模块11的另一端和第三NMOS管的栅端相连，第三NMOS管的源端接地。

图3和图4的第一电流源产生电路10中，流过第一电阻模块11的电流I1＝ΔVth/R1，其中，ΔVth是关于ln(1/T)的函数，R1为第一电阻模块11的电阻。可以看出随着温度的升高，电流I1减小。

可选地，第一PMOS管P1和第二PMOS管P2可以为增强型PMOS管，第一NMOS管N1和第二NMOS管N2可以为增强型NMOS管，第三NMOS管可以为耗尽型NMOS管，第一电阻模块11可以为第一电阻。

可选地，参照图3和图4，镜像输出电路30可以包括：第三PMOS管P3，第三PMOS管P3的源端与电源V相连，第三PMOS管P3的栅端与第二电流源产生电路20的输出端相连；第四PMOS管P4，第四PMOS管P4的源端与电源V相连，第四PMOS管P4的栅端与第一电流源产生电路10的输出端相连，第四PMOS管P4的漏端与第三PMOS管P3的漏端相连，第四PMOS管P4的漏端和第三PMOS管P3的漏端作为镜像输出电路30的输出端。

可选地，参照图3，在本实用新型的一个实施例中，第二电流源产生电路20可以包括：第五PMOS管P5，第五PMOS管P5的源端与电源V相连；第六PMOS管P6，第六PMOS管P6的源端与电源V相连，第六PMOS管P6的栅端分别与第五PMOS管P5的栅端和第六PMOS管P6的漏端相连；第四NMOS管N4，第四NMOS管N4的漏端分别与第五PMOS管P5的漏端和第四NMOS管N4的栅端相连，第四NMOS管N4的源端接地；第五NMOS管N5，第五NMOS管N5的漏端与第六PMOS管P6的漏端相连，第五NMOS管N5的栅端与第四NMOS管N4的栅端相连，第五NMOS管N5的漏端和第六PMOS管P6的漏端作为第二电流源产生电路20的输出端；第二电阻模块21，第二电阻模块21的一端与第五NMOS管N5的源端相连，第二电阻模块21的另一端接地。

可选地，第五PMOS管P5和第六PMOS管P6可以为增强型PMOS管，第四NMOS管N4和第五NMOS管N5可以为增强型NMOS管，第二电阻模块21可以为第二电阻。

上述镜像输出电路30中，第三PMOS管P3的电流与第六PMOS管P6具有第一比例，第四PMOS管P4的电流与第二PMOS管P2的电流具有第二比例，第三PMOS管P3的电流和第四PMOS管P4的电流之和为本实用新型实施例的电流源的输出端电流Iref。其中，第一比例由第三PMOS管P3的宽长比与第六PMOS管P6的宽长比之比决定，第二比例由第四PMOS管P4的宽长比与第二PMOS管P2的宽长比之比决定。

可选地，参照图4，在本实用新型的另一个实施例中，第二电流源产生电路20还可以包括：第六NMOS管N6，第六NMOS管N6的漏端与第六PMOS管P6的漏端相连，第六NMOS管N6的栅端与第四NMOS管N4的栅端相连，第六NMOS管N6的源端与第五NMOS管N5的漏端相连。此时，第六NMOS管N6与第五NMOS管N5形成共源共栅结构，增大了第二电流源产生电路20的输出阻抗，使流过第二电阻模块21的电流更加稳定，即增加了第二电流源产生电路20输出端电流的稳定性。

可选地，第六NMOS管N6可以为耗尽型NMOS管。

图3和图4中，V1为第一电流源产生电路10的输出端电压，V2为第二电流源产生电路20的输出端电压。

图3和图4中，流过第二电阻模块21的电流I2＝Vt*lnm/R2，其中，热电压Vt＝KT/q，m是第五NMOS管N5和第四NMOS管N4的宽长比之比，R2为第二电阻模块21的电阻。从电流I2的计算公式中可以看出，电流I2随温度升高而增大。

图3和图4中，电流源的输出端电流Iref的计算公式如下：

Iref＝I1+αI2＝ΔVth/R1+αVt*lnm/R2

电流源的输出端电流Iref的计算公式对温度变量T进行求导，并令求导结果等于0，就可以求出α值，α为I2/I1的值。进而可以设置第五PMOS管P5和第六PMOS管P6的宽长比之比为1：α，以最大程度抑制温度对电流源的输出端电流的影响。

本实用新型实施例包括以下优点：通过将负温度系数的第一电流源产生电路、正温度系数的第二电流源产生电路和镜像输出电路的电源端与同一电源相连，并将第一电流源产生电路的输出端与镜像输出电路的第一输入端相连，第二电流源产生电路的输出端与镜像输出电路的第二输入端相连，镜像输出电路的输出端作为电流源的输出端。这样，当电流源工作时，温度对第一电流源产生电路输出端电流的影响和温度对第二电流源产生电路输出端电流的影响可以部分或全部抵消，实现抑制温度对电流源的输出端电流的影响，部分解决或完全解决电流源的输出端电流随温度升高而增大的问题。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

尽管已描述了本实用新型实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本实用新型所提供的一种电流源，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (8)

1.一种电流源，其特征在于，包括：负温度系数的第一电流源产生电路、正温度系数的第二电流源产生电路和镜像输出电路，其中，

所述第一电流源产生电路的电源端与电源相连，所述第一电流源产生电路的输出端与所述镜像输出电路的第一输入端相连；

所述第二电流源产生电路的电源端与所述电源相连，所述第二电流源产生电路的输出端与所述镜像输出电路的第二输入端相连；

所述镜像输出电路的电源端与所述电源相连，所述镜像输出电路的输出端作为所述电流源的输出端。

2.根据权利要求1所述的电流源，其特征在于，所述第一电流源产生电路包括：

第一PMOS管，所述第一PMOS管的源端与所述电源相连；

第二PMOS管，所述第二PMOS管的源端与所述电源相连，所述第二PMOS管的栅端分别与所述第一PMOS管的栅端和所述第二PMOS管的漏端相连；

第一NMOS管，所述第一NMOS管的栅端与所述第一PMOS管的漏端相连，所述第一NMOS管的漏端与所述第二PMOS管的漏端相连，所述第一NMOS管的漏端和所述第二PMOS管的漏端作为所述第一电流源产生电路的输出端；

第二NMOS管，所述第二NMOS管的漏端分别与所述第一PMOS管的漏端和所述第一NMOS管的栅端相连，所述第二NMOS管的栅端与所述第一NMOS管的源端相连，所述第二NMOS管的源端接地；

第一电阻模块，所述第一电阻模块的一端分别与所述第二NMOS管的栅端和所述第一NMOS管的源端相连；

第三NMOS管，所述第三NMOS管的漏端分别与所述第一电阻模块的另一端和所述第三NMOS管的栅端相连，所述第三NMOS管的源端接地。

3.根据权利要求2所述的电流源，其特征在于，所述第一PMOS管和所述第二PMOS管为增强型PMOS管，所述第一NMOS管和所述第二NMOS管为增强型NMOS管，所述第三NMOS管为耗尽型NMOS管。

4.根据权利要求1所述的电流源，其特征在于，所述镜像输出电路包括：

第三PMOS管，所述第三PMOS管的源端与所述电源相连，所述第三PMOS管的栅端与所述第二电流源产生电路的输出端相连；

第四PMOS管，所述第四PMOS管的源端与所述电源相连，所述第四PMOS管的栅端与所述第一电流源产生电路的输出端相连，所述第四PMOS管的漏端与所述第三PMOS管的漏端相连，所述第四PMOS管的漏端和所述第三PMOS管的漏端作为所述镜像输出电路的输出端。

5.根据权利要求1所述的电流源，其特征在于，所述第二电流源产生电路包括：

第五PMOS管，所述第五PMOS管的源端与所述电源相连；

第六PMOS管，所述第六PMOS管的源端与所述电源相连，所述第六PMOS管的栅端分别与所述第五PMOS管的栅端和所述第六PMOS管的漏端相连；

第四NMOS管，所述第四NMOS管的漏端分别与所述第五PMOS管的漏端和所述第四NMOS管的栅端相连，所述第四NMOS管的源端接地；

第五NMOS管，所述第五NMOS管的漏端与所述第六PMOS管的漏端相连，所述第五NMOS管的栅端与所述第四NMOS管的栅端相连，所述第五NMOS管的漏端和所述第六PMOS管的漏端作为所述第二电流源产生电路的输出端；

第二电阻模块，所述第二电阻模块的一端与所述第五NMOS管的源端相连，所述第二电阻模块的另一端接地。

6.根据权利要求5所述的电流源，其特征在于，所述第五PMOS管和所述第六PMOS管为增强型PMOS管，所述第四NMOS管和所述第五NMOS管为增强型NMOS管。

7.根据权利要求5所述的电流源，其特征在于，所述第二电流源产生电路还包括：

第六NMOS管，所述第六NMOS管的漏端与所述第六PMOS管的漏端相连，所述第六NMOS管的栅端与所述第四NMOS管的栅端相连，所述第六NMOS管的源端与所述第五NMOS管的漏端相连。

8.根据权利要求7所述的电流源，其特征在于，所述第六NMOS管为耗尽型NMOS管。