CN206674254U - 一种用于高功率因素led驱动电源开关频率限制电路 - Google Patents

Abstract

本实用新型公开了一种用于高功率因素LED驱动电源开关频率限制电路，该开关频率限制电路包括一基准和内部电压单元；一消磁检测单元；一恒流控制单元；一峰值电流检测单元，一调光单元；一电流采样单元；一误差放大器单元；一开启延时单元；一逻辑和驱动单元。本实用新型与传统的高功率因素LED调光驱动控制电路相比，使用了本实用新型电路的***可以在不牺牲功率因素的情况下实现了更宽范围的调光，同时确保了输出电流很小的时候的调光线性度，用户体验更好，而且***更加安全可靠，小电流输出时的效率跟高。

Description

一种用于高功率因素LED驱动电源开关频率限制电路

技术领域

本实用新型涉及一种电源开关电路，尤其涉及一种用于高功率因素LED驱动电源开关频率限制电路。

背景技术

随着LED照明的发展，智能化照明的需求越来越大，所以LED调光的应用场景也日新月异，但是在许多调光的应用过程中会出现LED电流下降到一定大小后就无法向下继续调节的问题，从而导致了调光范围过窄，用户体验效果差。

图1是传统的高功率因数升压拓扑LED恒流驱动电路，通常包括：整流桥D1-D4，输入高频滤波电容C1，消磁检测电阻R3，输出电容C2，控制芯片U1，峰值电流采样电阻R1，功率开关管Q1，电感L1，续流二极管D5，输出电流采样电阻R2和LED负载LEDs。在控制芯片U1内部，通常包括：消磁检测单元，基准和内部电压单元，恒流控制单元，模拟调光单元，电流采样单元，误差放大器，峰值电流采样单元和逻辑和驱动单元。

传统应用的原理以及局限性，对于采用升压拓扑的小功率LED驱动电源***，为了得到高功率因素，通常会采用临界导通控制的平均电流模式控制来实现恒流输出，当需要调整输出电流比如需要电流减小，那么误差放大器的基准将会减小，导致流过电感L1的峰值电流下降，功率管Q1的栅极开启时间Ton减小，电感的消磁时间也会等比例下降，***的开关频率增加，当Ton时间等于开关电源芯片内部设定的功率管最小导通时间后，Ton将无法继续下调，所以电流也无法下降，而且由于开关频率的增加，***的开关损耗也会增加，降低了效率。

实用新型内容

本实用新型是为了解决上述不足，提供了一种用于高功率因素LED驱动电源开关频率限制电路。

本实用新型的上述目的通过以下的技术方案来实现：一种用于高功率因素LED驱动电源开关频率限制电路，其特征在于：所述开关频率限制电路包括一基准和内部电压单元，用于产生所需的输出电流基准电压；一消磁检测单元，用于检测电感消磁时间，对电感电流过零进行检测；一恒流控制单元，用于让输出电流保持恒定；一峰值电流检测单元，用于将峰值电流采样电阻上的电压值与芯片内部基准电压进行比较，以限制最大电流峰值，一调光单元，用于调节***输出电流的大小；一调光单元，用于将调光信号转成模拟的电压信号；一电流采样单元，用于检测流过输出电流检测电阻上的电压，并且将该电压和调光单元产生的电压相叠加，然后把该采样信号输出给误差放大器；一误差放大器单元，用于将电流采样单元输出的信号跟随基准信号，同时把放大的误差信号反馈给开启延时和恒流控制单元；一开启延时单元，用于让误差放大器单元动态调节输出开启的时间；一逻辑和驱动单元，用于实现***功率管的开关驱动。

更进一步地，所述恒流控制单元包括一整流桥，一输入滤波电容，一消磁检测电阻，一峰值电流采样电阻，一功率管，一电感，一续流二极管，一输出电容，一电流检测电阻，一LED负载。

更进一步地，开启延时单元的输入端接入误差放大器输出产生的放大误差信号，以及功率管的开关控制信号Ton，输出功率管开启指示信号TURN_ON。

更进一步地，所述开启延时单元包括一个上升沿触发脉冲产生电路单元，用于每当输出逻辑信号由低转高的时候产生一个正向的脉冲电平；一个运放单元；一个NMOS管；第一PMOS管；第二PMOS管；第三PMOS管；第四PMOS管；一个电阻；第一开关；第二开关；第三开关；第一电容；第二电容；一个固定恒流源；一个比较器单元；第一或非门；第二或非门；第三或非门。EA_CTRL信号接运放单元的正相输入端，运放单元的负输入端接NMOS管的源端和电阻一端相连，运放的输出端接NMOS管的栅极；NMOS管的漏端接第一PMOS管的漏端，NMOS管的栅极接运放的输出端，NMOS管的源端与运放的反相输出端以及电阻的一端相连；电阻的一端和NMOS管的源端以及运放的反相端相连，电阻的另一端与芯片芯片地相连；第一PMOS的源端与芯片内部供电电压VDD相连，第一PMOS的栅极和漏极相连同时与NMOS的漏极以及第二PMOS的栅极相连；第二PMOS的源端与芯片内部供电电压VDD相连，第二PMOS的栅极和第一PMOS的栅极与漏极相连同时与NMOS的漏极相连，第二PMOS的漏极与第一开关的一端以及第一电容的一端和比较器单元的反相输入端相连；第一开关的一端与第二PMOS的漏极以及第一电容的一端和比较器单元的反相输入端相连，第一开关的另一端与芯片地相连；第一电容的一端与第一开关的一端以及第二PMOS的漏极和比较器单元的反相输入端相连，第一电容的另一端与芯片地相连；第三PMOS的源端与芯片内部供电电压VDD相连，第三PMOS的栅极和漏极相连同时与固定恒流源的一端以及第四PMOS的栅极相连；固定恒流源的一端与第三PMOS的栅极和漏极以及第四PMOS的栅极相连，固定恒流源的另一端与芯片地相连；第四PMOS的源端与芯片内部供电电压VDD相连，第四PMOS的栅极和第一PMOS的栅极与漏极相连同时与固定恒流源的一端相连，第四PMOS的漏极与第二开关的一端相连；第二开关的一端与第四PMOS的漏端相连，第二开关的另一端与第二电容的一端以及第三开关的一端和比较器单元的正向输入端相连；第三开关的一端与第二开关的一端以及第二电容的一端和比较器单元的正向输入端相连，第三开关的另一端与芯片地相连；第三电容的一端与第三开关的一端以及第二将开关的一端和比较器单元的正向输出端相连，第三电容的另一端与芯片地相连；比较器单元的反相输入端与第二PMOS管的漏端以及第一开关的一端和第一电容的一端相连，比较器单元的正向输入端与第四PMOS管的漏端以及第二开关的一端和第二电容的一端相连，比较器单元的输出端和第一或非门的一输入端相连；第一或非门的一输入端与比较器的输出端相连，第一或非门的另一输入端与输入信号端Tdem相连，第一或非门的输出端与第二或非门的一输入端相连；第二或非门的一输入端与第一或非门的输出端相连，第二或非门的另一输入端与第三或非门的输出端相连，第二或非门的输出端与第三或非门的一输入端相连，第二或非门的输出端输出信号TURN_ON；第三或非门的一输入端与第二或非门的输出端相连，第三或非门的另一输入端与上升沿触发脉冲产生电路单元的输出端信号Tp相连，第三或非门的输出端与第二或非门的一输入端相连；上升沿触发脉冲产生电路单元的输入端与Ton信号相连，上升沿触发脉冲产生电路单元的输出端信号Tp控制第一开关与第二开关的打开与闭合同时与第三或非门的一输入端相连。

所述误差放大器单元的输出信号连接开启延时单元的输入信号，开启延时单元的输出信号连接恒流控制单元的输入端。

所述开启延时单元中的电路中，通过电流镜的方式对电容309和电容310充电，通过上升沿触发脉冲产生电路对电容309和电容310进行放电，对这两个电容上的电压通过比较器进行比较，以及通过输入的运放将输入电压信号转换为电流信号对电容309进行充电。

该电路可用于LED驱动的开关分段调光，PWM调光以及模拟调光应用。

该电路可以应用与交流供电***或直流供电***。

本实用新型与传统的高功率因素LED调光驱动控制电路相比，使用了本实用新型电路的***可以在不牺牲功率因素的情况下实现了更宽范围的调光，同时确保了输出电流很小的时候的调光线性度，用户体验更好，而且***更加安全可靠，小电流输出时的效率跟高。

附图说明

图1为传统的具有调光功能的升压型LED恒流驱动电路。

图2为使用了本发明电路的具有调光功能的升压型LED恒流驱动电路。

图3为本发明电路的具体实现电路图。

图4为传统的控制信号关键点波形。

图5为本发明电路的控制信号关键点波形。

具体实施方式

下面结合实施例对本实用新型进一步详述。

本发明解决了传统的用于LED驱动电源调光的输出电流控制技术的控制芯片工作频率随输出电流基准电压减小而成比例增大的问题，提供了解决该问题的控制电路。通过把减小输出电流基准电压与控制***的开启时间相结合的方法，把LED驱动电源的工作频率控制在一个合适的范围内，有效的解决了传统的输出电流控制技术在调光时工作频率成比例增大的问题，而且不影响功功率因素。

结合图1分析，图1给出了传统的升压型LED恒流调光***，电流采样模块采集电流检测电阻的电压，通过误差放大器的负反馈作用控制与调节流过电感的峰值电流，为了使***具备高功率因素，***通常工作在临界导通而且功率管Q1导通时间固定的模式，输入电流表达如下：

其中IIN为***输入电流，VINsinwt为输入电压，通常为正弦信号，Ton为功率管的导通时间，L为电感对的感量。从上式和给定的条件中可以看到，如果Ton时间恒定，那么输入电流将保持和输入电压同相，而且是正弦信号，通常此种情况下***会拥有很高的功率因素。

其中ILED为输出电流，f为***开关频率表，ILP为电感峰值电流，由上式可知，ILP越小，频率越高，当***功率管的开启时间小于***限定的最小开启时间的时候，频率将无法增加，调光范围被限制。

所以想要获得理想的调光效果就必须要在输出电流很小的时候能同时限制***的开关频率，才能拓宽调光范围，但是同时还要求***具备高的功率因素，那么就要求***在调光的时候满足输入电流为和输入电压同相的正弦波型。

更进一步地，***开关周期必须和功率管的导通时间以及电感的放电消磁时间之和成比例：

其中fnew为使用了本发明电路后的功率管开关频率，Tdem为***中电感电流消磁时间，K为开启延时比例系数，是***中误差放大器控制的一个参数，和功率管的导通时间以及电感的放电消磁时间之和相关。

***的输入电流为：

其中IINnew为使用了本发明电路后***的输入电流，其输入波形同样为和输入电压同相位的正弦波，保证了***的功率因素。

图2为本发明电路在升压可调光LED驱动电源中的应用，其中***的应用电路包括输入率高频噪声的电容201，***电感202，电感消磁时间检测电阻203，开关功率管204，电感峰值电流采样电阻205，续流二极管206，输出滤波电容207，消磁检测单元208，恒流控制单元209，调光单元210，逻辑和驱动单元211，开启延时单元212，峰值电流检测单元213，误差放大器单元214，电流采样单元215，基准和内部电压单元216以及电流检测电阻217。

其中212为本发明电路，该电路的原理是通过214的输出接收控制信号产生一路延时时间来控制功率管204的开启，当输出LED电流增加的时候开启延时比例系数K减小，当输出电流减小的时候，开启延时比例系数增加，使得在输出电流很小的情况下，使用了本发明电路的***比未使用本发明电路的***的开关频率要低。

图3为本发明中的一个开启延时电路的具体实现，其目的是为了实现调光的过程中降低***的开关频率，使得开关周期的和功率管204的导通时间以及电感202的消磁时间等比例变化，电路中包括了一个运放单元314，一个NMOS管305，一个电流采样电阻316，一对组成电流镜的PMOS301和302，一开关308，一电容309，一对互为电流镜的PMOS303和304，一路固定电流源，两理想开关306和307，一电容310，一比较器单元311，一两输入或非门312和一个由两输入或非门组成的RS触发器313，一上升沿触发脉冲产生电路317。

误差放大器模块214中产生控制信号EA_CTRL控制信号控制运放314的正输入端，通过314，305以及316组成的LDO电路实现电压对电流的转换，通过电流镜像301和302组成的电路对309充电，该充电周期贯穿整个开关周期，每次在204打开的瞬间会由317产生一路短脉冲时间来对309清零，当LED电流大的时候，EA_CTRL抬高，309上的充电电流I1加大，309上电压上升斜率大。反之充电电流减小，309上上升电压斜率小。在功率管开启时间和电感消磁Ton+Tdem时间内，由315以及303和304组成的电流镜产生的恒定电流I2会对310充电，在Ton+Tdem时间到下一次开启时间内该电压被保持在310里，有Tp控制开关308清零，312的一端接入Ton+Tdem信号避免开启信号过早存入RS触发器。每次当Vcn＞Vcp的时候产生功率管204的开启信号，此时开启延时比例系数：

由上式可知，当EA_CTRL越高，I1越大，K越小，反之K越大，通过该电路可以很好的改善***的调光效果，降低小电流时候的***开关频率，同时不影响***的功率因素。

如图4、图5所示，为传统的控制信号关键点波形与本发明电路的控制信号关键点波形对比图。

本说明书所述的仅是本发明的较佳的具体实施方式，用于说明本发明的技术方案，而非对本发明的限制，凡本领域的技术人员依据本发明的构思通过逻辑分析、推理或者有限的实验来对本发明做出了一些调整和改变而得到的技术方案，例如将本发明的输出电流控制电路的技术应用在开关分段调光，PWM调光，模拟调光等的LED驱动电源中。仍为本发明的要义所在，皆应在本发明的范围之内。

Claims (5)

1.一种用于高功率因素LED驱动电源开关频率限制电路，其特征在于，所述电路包括：

一基准和内部电压单元，用于产生所需的输出电流基准电压；

一消磁检测单元，用于检测电感消磁时间，对电感电流过零进行检测；

一恒流控制单元，用于让输出电流保持恒定；

一峰值电流检测单元，用于将峰值电流采样电阻上的电压值与芯片内部基准电压进行比较，以限制最大电流峰值；

一调光单元，用于调节***输出电流的大小，以及将调光信号转成模拟的电压信号；

一电流采样单元，用于检测流过输出电流检测电阻上的电压，并且将该电压和调光单元产生的电压相叠加，然后把该采样信号输出给误差放大器；

一误差放大器单元，用于将电流采样单元输出的信号跟随基准信号，同时把放大的误差信号反馈给开启延时和恒流控制单元；

一开启延时单元，用于让误差放大器单元动态调节输出频率；

一逻辑和驱动单元，用于实现***功率管的开关驱动。

2.根据权利要求1所述一种用于高功率因素LED驱动电源开关频率限制电路，其特征在于：所述恒流控制单元包括一整流桥，一输入滤波电容，一消磁检测电阻，一峰值电流采样电阻，一功率管，一电感，一续流二极管，一输出电容，一电流检测电阻，一LED负载。

3.根据权利要求1所述一种用于高功率因素LED驱动电源开关频率限制电路，其特征在于：所述开启延时单元的输入端接入误差放大器输出产生的放大误差信号，以及功率管的开关控制信号Ton，输出功率管开启指示信号TURN_ON。

4.根据权利要求1所述一种用于高功率因素LED驱动电源开关频率限制电路，其特征在于：所述开启延时单元包括一个上升沿触发脉冲产生电路单元，用于每当输出逻辑信号由低转高的时候产生一个正向的脉冲电平；一个运放单元；一个NMOS管；第一PMOS管；第二PMOS管；第三PMOS管；第四PMOS管；一个电阻；第一开关；第二开关；第三开关；第一电容；第二电容；一个固定恒流源；一个比较器单元；第一或非门；第二或非门；第三或非门；EA_CTRL信号接运放单元的正相输入端，运放单元的负输入端接NMOS管的源端和电阻一端相连，运放的输出端接NMOS管的栅极；NMOS管的漏端接第一PMOS管的漏端，NMOS管的栅极接运放的输出端，NMOS管的源端与运放的反相输出端以及电阻的一端相连；电阻的一端和NMOS管的源端以及运放的反相端相连，电阻的另一端与芯片芯片地相连；第一PMOS的源端与芯片内部供电电压VDD相连，第一PMOS的栅极和漏极相连同时与NMOS的漏极以及第二PMOS的栅极相连；第二PMOS的源端与芯片内部供电电压VDD相连，第二PMOS的栅极和第一PMOS的栅极与漏极相连同时与NMOS的漏极相连，第二PMOS的漏极与第一开关的一端以及第一电容的一端和比较器单元的反相输入端相连；第一开关的一端与第二PMOS的漏极以及第一电容的一端和比较器单元的反相输入端相连，第一开关的另一端与芯片地相连；第一电容的一端与第一开关的一端以及第二PMOS的漏极和比较器单元的反相输入端相连，第一电容的另一端与芯片地相连；第三PMOS的源端与芯片内部供电电压VDD相连，第三PMOS的栅极和漏极相连同时与固定恒流源的一端以及第四PMOS的栅极相连；固定恒流源的一端与第三PMOS的栅极和漏极以及第四PMOS的栅极相连，固定恒流源的另一端与芯片地相连；第四PMOS的源端与芯片内部供电电压VDD相连，第四PMOS的栅极和第一PMOS的栅极与漏极相连同时与固定恒流源的一端相连，第四PMOS的漏极与第二开关的一端相连；第二开关的一端与第四PMOS的漏端相连，第二开关的另一端与第二电容的一端以及第三开关的一端和比较器单元的正向输入端相连；第三开关的一端与第二开关的一端以及第二电容的一端和比较器单元的正向输入端相连，第三开关的另一端与芯片地相连；第三电容的一端与第三开关的一端以及第二将开关的一端和比较器单元的正向输出端相连，第三电容的另一端与芯片地相连；比较器单元的反相输入端与第二PMOS管的漏端以及第一开关的一端和第一电容的一端相连，比较器单元的正向输入端与第四PMOS管的漏端以及第二开关的一端和第二电容的一端相连，比较器单元的输出端和第一或非门的一输入端相连；第一或非门的一输入端与比较器的输出端相连，第一或非门的另一输入端与输入信号端Tdem相连，第一或非门的输出端与第二或非门的一输入端相连；第二或非门的一输入端与第一或非门的输出端相连，第二或非门的另一输入端与第三或非门的输出端相连，第二或非门的输出端与第三或非门的一输入端相连，第二或非门的输出端输出信号TURN_ON；第三或非门的一输入端与第二或非门的输出端相连，第三或非门的另一输入端与上升沿触发脉冲产生电路单元的输出端信号Tp相连，第三或非门的输出端与第二或非门的一输入端相连；上升沿触发脉冲产生电路单元的输入端与Ton信号相连，上升沿触发脉冲产生电路单元的输出端信号Tp控制第一开关与第二开关的打开与闭合同时与第三或非门的一输入端相连。

5.根据权利要求1所述一种用于高功率因素LED驱动电源开关频率限制电路，其特征在于：所述误差放大器单元的输出信号连接开启延时单元的输入信号，开启延时单元的输出信号连接恒流控制单元的输入端。