CN206638783U - 一种基于fpga的逻辑分析仪 - Google Patents

Abstract

本实用新型公开了一种基于FPGA的逻辑分析仪，包括信号发生模块、与信号发生模块相连的控制模块和与信号发生模块和所述控制模块相连的VGA显示模块；其中信号发生模块用于对***复位信号进行异步复位和同步释放；控制模块包括时钟分频模块、与时钟分频模块相连的时钟选择模块、与时钟选择模块相连的波形数据存储模块、与波形数据存储模块相连的数据显示格式转换模块和连接显示格式转换模块的VGA接口；VGA接口连接VGA显示模块。本实用新型使用液晶显示器作为波形显示屏幕，用FPGA控制，其接口、数据传输及数据显示全是数字化工作的，实时采样波形的显示效果良好，本实用新型具有成本低、速度快、方便携带的特点。

Description

一种基于FPGA的逻辑分析仪

技术领域

本实用新型涉及数据信号测试领域，尤其涉及一种基于FPGA的逻辑分析仪。

背景技术

逻辑分析仪是一种常用的数据信号测试仪器。在各种数字***软硬件的调试测试,检查故障以及性能分析中,它可以用于检测数字电路工作中的逻辑信号,并储存后用波形等方式直观地表示出来,便于设计人员进行逻辑时序的检测,从而分析在电路设计中出现的错误。在数字电路的调试中,通常需要同时测试多路信号的波形,分析它们之间的逻辑关系。示波器一般只能够检测两路信号波形,在许多数字***的研究中,往往需要同时观察多路数据信号的时序关系,而有时信号不是周期性的,只使用示波器往往无法完整的了解信号之间的关系,因而要使用逻辑分析仪。逻辑分析仪是数据信号分析仪器中最有效、最典型的仪器之一。但是从上世纪七十年代逻辑分析仪出现至今,由于其体积庞大、价格昂贵，很大程度上影响了其在实际中的应用，它的普及程度却一直不高,百分之三十以上的数字***设计人员不使用逻辑分析仪,主要的原因之一在于它的价格比较高。

现有的逻辑分析仪受制于成本限制，实际***测试中应用的较少。主要受制于处理器，前段采样器件的采样速率，器件的速度等因素的限制；卡式虚拟逻辑分析仪需要高速的数据采集卡，必须与电脑配合使用。

实用新型内容

为解决现有的逻辑分析仪写入速度较慢、采样频率不高，分析的范围和质量低等问题，本实用新型提出一种基于FPGA的逻辑分析仪。

本实用新型的技术方案是这样实现的：

一种基于FPGA的逻辑分析仪，包括信号发生模块、与所述信号发生模块相连的控制模块和与所述信号发生模块和所述控制模块相连的VGA显示模块；其中所述信号发生模块用于对***复位信号进行异步复位和同步释放，且包括CycloneII芯片，所述CycloneII芯片内部的PLL例化得到多个稳定可靠的时钟信号；所述控制模块包括时钟分频模块、与所述时钟分频模块相连的时钟选择模块、与所述时钟选择模块相连的波形数据存储模块、与所述波形数据存储模块相连的数据显示格式转换模块和连接所述显示格式转换模块的VGA接口；所述VGA接口连接所述VGA显示模块。

进一步地，所述CycloneII芯片为EP2C20F484C7N芯片。

进一步地，所述VGA显示模块的显示屏为液晶显示屏。

进一步地，所述VGA显示模块包括按键控制模块和触控屏幕，所述按键控制模块集成在所述触控屏幕上。

本实用新型的有益效果在于，与现有技术相比，本实用新型使用液晶显示器作为波形显示屏幕，用FPGA控制，其接口、数据传输及数据显示全是数字化工作的，实时采样波形的显示效果良好，且本实用新型具有成本低、速度快、方便携带的特点。

附图说明

图1是本实用新型基于FPGA的逻辑分析仪的结构示意框图；

图2是本实用新型中控制模块结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参见图1和图2，一种基于FPGA的逻辑分析仪，包括信号发生模块、与所述信号发生模块相连的控制模块和与所述信号发生模块和所述控制模块相连的VGA显示模块；其中所述信号发生模块用于对***复位信号进行异步复位和同步释放，且包括CycloneII芯片，所述CycloneII芯片内部的PLL例化得到多个稳定可靠的时钟信号；所述控制模块包括时钟分频模块、与所述时钟分频模块相连的时钟选择模块、与所述时钟选择模块相连的波形数据存储模块、与所述波形数据存储模块相连的数据显示格式转换模块和连接所述显示格式转换模块的VGA接口；所述VGA接口连接所述VGA显示模块。

所述信号发生模块对***复位信号进行异步复位、同步释放，并且通过CycloneII芯片EP2C20F484C7N内部的PLL例化得到多个稳定可靠的时钟信号。控制模块包含时钟分频模块、时钟选择模块、波形数据存储模块、数据显示格式转换模块、VGA接口等多个功能模块，是采集控制的核心模块，实现不同频率逻辑电平的采集、存储和显示数据格式转换。VGA显示模块包含界面设计和显示驱动的时序控制。

本实用新型采样FPGA实现逻辑分析仪，在有效控制成本的前提下，设计的逻辑分析仪采用PLL倍频，有足够高的采样速率。采样速率可达400Mhz；采样VGA接口，以LCD屏显示的方式显示逻辑波形，便于观察；具有足够多的输入通道，可同时检查8路逻辑信号；具有多灵活的触发方式，可显示相对于触发点来讲负延迟的数据，具有超前波形观察能力；高速存储器能够将数据快速的进行采集并存储，具有记忆功能，可以有效的观测单次及非周期性数据信息。

本实用新型使用友晶公司的DE1开发板为硬件开发平台,实现设计的功能,此平台的核心为Cyclone II系列FPGA下的EP2C20F484C7。本实用新型参数如下：

波形显示屏幕分辨率：640(列数据线)×3(RGB)×480(行数据线)60HZ

采样数据显示长度：每8个像素点位单位；

采样模式：3种采样模式；

拨码开关：控制3种触发模式；

可调采样周期：18个等级采样周期；2.5ns-1ms，通过DE1上按键实现采样频率的增加与减少。

可调的采样频率/周期列表:

频率

400M

200M

100M

50M

25M

10M

5M

2.5M

1M

周期

2.5ns

5ns

10ns

20ns

40ns

100ns

200ns

400ns

1us

频率

500K

250K

100K

50K

25K

10K

5K

2.5K

1K

周期

2us

4us

10us

20us

40us

100us

200us

400us

1ms

采样深度：1K；

采样通道：8路；

触发方式：上升沿、下降沿；

最大采样频率：400MHZ。

请参见图2，所述控制模块的时钟分频模块实现对PLL输出的时钟进行分频，产生各种不同频率的分频时钟；时钟选择模块用于选择内部分频时钟还是外部时钟作为采样时钟；波形数据存储模块在采样方式和采样时钟的控制下，实时采集被采样的外部逻辑电平数据并存储；数据显示格式转换模块将采样存储的数据转化成适合VGA显示的数据格式；VGA接口模块实现和后端的VGA显示模块的接口控制。

以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。

Claims (4)

1.一种基于FPGA的逻辑分析仪，其特征在于，包括信号发生模块、与所述信号发生模块相连的控制模块和与所述信号发生模块和所述控制模块相连的VGA显示模块；其中所述信号发生模块用于对***复位信号进行异步复位和同步释放，且包括CycloneII芯片，所述CycloneII芯片内部的PLL例化得到多个稳定可靠的时钟信号；所述控制模块包括时钟分频模块、与所述时钟分频模块相连的时钟选择模块、与所述时钟选择模块相连的波形数据存储模块、与所述波形数据存储模块相连的数据显示格式转换模块和连接所述显示格式转换模块的VGA接口；所述VGA接口连接所述VGA显示模块。

2.如权利要求1所述的基于FPGA的逻辑分析仪，其特征在于，所述CycloneII芯片为EP2C20F484C7N芯片。

3.如权利要求1所述的基于FPGA的逻辑分析仪，其特征在于，所述VGA显示模块的显示屏为液晶显示屏。

4.如权利要求1所述的基于FPGA的逻辑分析仪，其特征在于，所述VGA显示模块包括按键控制模块和触控屏幕，所述按键控制模块集成在所述触控屏幕上。