CN206161792U - 一种用于集成电路测试的边界扫描测试装置 - Google Patents
一种用于集成电路测试的边界扫描测试装置 Download PDFInfo
- Publication number
- CN206161792U CN206161792U CN201621073421.8U CN201621073421U CN206161792U CN 206161792 U CN206161792 U CN 206161792U CN 201621073421 U CN201621073421 U CN 201621073421U CN 206161792 U CN206161792 U CN 206161792U
- Authority
- CN
- China
- Prior art keywords
- boundary scan
- test
- integrated circuit
- control unit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 119
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 230000015654 memory Effects 0.000 claims description 27
- 238000003860 storage Methods 0.000 claims description 13
- 238000010998 test method Methods 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 9
- 230000004044 response Effects 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型公开了一种用于集成电路测试的边界扫描测试装置。该装置包括二维工作台、平台控制器、控制单元、边界扫描检测模块和LCD显示模块；二维工作台分别与平台控制器、控制单元、边界扫描检测模块连接；控制单元分别与平台控制器、二维工作台、边界扫描检测模块、LCD显示模块连接。本实用新型能够对电路芯片的逻辑功能和芯片间的互连线上的故障等进行测试，能够检测短路、开路、固定型故障等多种类型的故障，可以在一定程度上解决传统方法中的测试过程复杂、效率低等问题。
Description
技术领域
本实用新型属于集成电路测试领域，特别涉及一种用于集成电路测试的边界扫描测试装置。
背景技术
在集成电路(IC)的生产过程中，涉及数十种工艺步骤，例如，氧化、光刻、掺杂、淀积等，每种工艺步骤都会对电路的质量与可靠性产生影响。为了保证电路功能的正确性以及具有较高的可靠性，在对电路进行生产的各个阶段必需对它进行测试。通过进行这种测试，可以发现电路中的多种类型的故障。对数字电路，常见的故障有信号线的短路、开路、固定型故障(s-a-0和s-a-1)、一条信号线的时延故障、多条信号线之间的串扰故障等。
例如，串扰就是一种典型的信号完整性故障，它是由两条或多条信号线之间的耦合所引起的，由一条信号线上的信号向相邻信号线产生噪声的现象。串扰根据其耦合源分为容性耦合和感性耦合两种方式，当信号在通过一条信号线时会按照这两种方式将能量耦合到相邻的信号线上。串扰对被干扰的信号线所带来的噪声主要有峰值的变化和时序的变化。在一个电路中如果存在串扰故障，将会引起电路的时序和逻辑功能发生错误，进而对电路的性能造成影响，并最终导致电路的质量和可靠性的降低。
对集成电路或印制电路板的故障进行测试的传统方法是使用针床或测试探针，但随着电路集成度的不断提高，使得布线密度不断增加，信号线之间的间距越来越小，从而使得测试探针难以接触到电路中的信号线，因此这种电路集成度的提高给传统的测试方法提出了严峻的挑战。特别是近年来出现的片上***(System on Chip)，它是在一块芯片上集成了整个***的功能，在硬件结构上包括微处理器、存储器、信号处理器、数模转换器等，此时信号线之间的间距远小于测试探针之间的间距，采用这种物理的测试探针可能对***的线路连接造成损坏，同时对***内部的一些节点或信号线，就不能通过这种测试探针进行接触和访问。
因此，亟需一种操作简单、且能对集成电路进行测试的装置。
实用新型内容
本实用新型的目的在于克服现有技术的缺点与不足，提供一种用于集成电路测试的边界扫描测试装置。
本实用新型的目的通过下述技术方案实现：一种用于集成电路测试的边界扫描测试装置，包括二维工作台、平台控制器、控制单元、边界扫描检测模块和LCD显示模块；二维工作台分别与平台控制器、控制单元、边界扫描检测模块连接；控制单元分别与平台控制器、二维工作台、边界扫描检测模块、LCD显示模块连接；边界扫描检测模块分别与二维工作台、控制单元连接。
所述的二维工作台是一个平台，用于放置被测电路芯片。该二维工作台在电机的驱动下可以进行前后左右的移动。
所述的平台控制器用于控制二维工作台的位置与移动，对此是使用电机来驱动二维工作台的移动。所述的平台控制器优选为交流伺服电机。
所述的控制单元通过使用边界扫描检测模块把被测电路芯片的测试集中的测试矢量依次施加到被测电路的原始输入端，然后对被测电路的测试响应信号进行采集，并把所采集的信息保存到控制单元的存储器中。所述的控制单元优选为嵌入式计算机***，其结构包含嵌入式处理器、嵌入式操作***、存储器、USB接口和以太网接口；其中，嵌入式处理器分别与存储器、USB接口和以太网接口连接。
所述的嵌入式处理器优选为ARM S3C2440处理器。
所述的存储器包括Flash存储器和SDRM存储器，Flash存储器和SDRM存储器分别与嵌入式处理器连接。
所述的Flash存储器优选为E28F128J3A150芯片。
所述的SDRAM存储器优选为HY57V641620芯片。
所述的USB接口优选为CY7C68013A芯片。
所述的以太网接口优选为CS8900A芯片。
所述的嵌入式操作***优选为Windows CE6.0操作***。
所述的边界扫描检测模块是本实用新型即用于集成电路测试的边界扫描测试装置的主要组成部分，它实现对集成电路芯片的内部逻辑功能的测试，以及对芯片间的互连线的测试，以检测芯片的内部逻辑功能是否正常，以及检测芯片间的互连线的多种类型的故障(例如开路故障、短路故障、固定型故障s-a-0和s-a-1等)，并指出故障的位置，以及故障的个数。边界扫描检测模块具有电路结构处理、电路网表结构分析、测试集的生成、完备性测试、互连测试、芯片内部功能的测试等多种功能。
所述的边界扫描检测模块优选为FPGA芯片；更优选为Cyclone II芯片EP2C8Q208C8N。
所述的LCD显示模块是提供人机交互的界面，实现对操作步骤的提示信息、被测电路的结构信息、检测到的有关故障的信息等多种信息的显示。所述的LCD显示模块优选为彩色CSTN液晶显示屏。
本实用新型的工作过程如下：将被测电路芯片放置于二维工作台上，并把它与边界扫描检测模块连接；通过使用边界扫描检测模块把被测电路芯片的测试集中的测试矢量依次施加到被测电路芯片的原始输入端，然后对被测电路芯片的测试响应信号进行采集，并把所采集的测试响应信号保存到控制单元的存储器中，并通过LCD显示模块对测试结果进行显示。本实用新型能够对电路芯片的逻辑功能和芯片间的互连线上的故障等进行测试，能够检测短路、开路、固定型故障、时延故障等多种类型的故障。
本实用新型相对于现有技术具有如下的优点及效果：本实用新型为集成电路的测试提供一种边界扫描测试装置，能够检测集成电路或印制电路板的多种类型的故障，可以在一定程度上解决传统方法中的测试过程复杂、效率低等问题。
附图说明
图1是本实用新型的***结构示意图。
图2是本实用新型的控制单元的结构示意图。
图3是本实用新型的边界扫描检测模块所使用的边界扫描测试结构的示意图。
具体实施方式
下面结合实施例及附图对本实用新型作进一步详细的描述，但本实用新型的实施方式不限于此。
实施例1
如图1所示，一种用于集成电路测试的边界扫描测试装置，包括二维工作台、平台控制器、控制单元、边界扫描检测模块和LCD显示模块；二维工作台分别与平台控制器、控制单元、边界扫描检测模块连接；控制单元分别与平台控制器、二维工作台、边界扫描检测模块、LCD显示模块连接；边界扫描检测模块分别与二维工作台、控制单元连接。
控制单元是一种嵌入式计算机***，如图2所示，其包含嵌入式处理器、嵌入式操作***、存储器、USB接口和以太网接口；其中，嵌入式处理器分别与存储器、USB接口和以太网接口连接。对控制单元的嵌入式处理器，本实用新型采用Samsung公司所生产的ARM微处理器芯片S3C2440，该芯片的主频最高可达533MHz，有6KB的指令Cache和16KB的数据Cache，以及具有4路DMA控制器、LCD控制器、外部存储器控制器等。对控制单元的存储器，本实用新型使用Flash存储器和SDRAM存储器，其中Flash存储器采用芯片E28F128J3A150，它的单片存储容量为128Mbit，管脚数量为56个，是使用3.3V供电。对SDRAM存储器，采用芯片HY57V641620，它的单片存储容量为64Mbit，管脚数量为54个，是用3.3V供电。本实用新型使用Flash和SDRAM两种存储器相结合的存储结构，程序代码存储在Flash存储器中，但在SDRAM中运行。在整个装置上电复位后，嵌入式处理器首先从Flash存储器的0x0地址处读取初始化程序，在完成初始化后，将程序代码转移到SDRAM存储器中运行，以提高整个装置的运行效率。
对控制单元的嵌入式操作***，本实用新型使用Windows CE6.0来实现对控制单元的软硬件资源的管理。Windows CE6.0操作***是一个32位的多线程、抢先式多任务操作***，具有可抢占的多线程、优先线程调度、优先级反向预防、可预测的线程同步等特点。
对控制单元的USB接口，本实用新型使用CY7C68013A芯片进行设计；对控制单元的以太网接口，是使用CS8900A芯片进行设计。通过使用USB接口和以太网接口这两种接口，以实现整个装置与其他计算机之间的通信，并进行测试数据的传送。
对边界扫描检测模块，本实用新型的具体实现如下。边界扫描测试是针对电路芯片和印制电路板的一种可测试性设计技术，它能够实现对芯片级、电路板级、乃至***级等不同层次的测试。边界扫描测试是在芯片的每一个输入/输出管脚处添加一个边界扫描单元。这种边界扫描单元是由一些寄存器所组成；通过将这些寄存器连成扫描路径，构成扫描链。在进行测试期间，这些边界扫描单元用于控制输入管脚的状态，并读出输出管脚的状态，这样就可以检测出电路板中器件的好坏以及相互连接的正确性。在芯片和电路板的正常工作期间，这些边界扫描单元是透明的，不影响芯片和电路板的正常工作。
本实用新型的边界扫描检测模块所使用的边界扫描测试结构如图3所示，包括：测试存取通道(TAP)和TAP控制器。测试存取通道(Test Access Port，TAP)是边界扫描检测模块与被测电路的接口，它包括以下五种控制信号：测试时钟、测试方式选择、测试数据输入、测试数据输出、测试复位。测试时钟(Test Clock，TCK)是用于控制边界扫描寄存器和TAP控制器的时钟。测试方式选择(Test ModeSelect，TMS)是用于确定被测电路中的TAP控制器的当前状态，以进行测试数据的移入与移出。当该信号有效时，IC芯片处于测试模式，否则是处于正常工作模式。测试数据输入(Test Data Input，TDI)是用于边界扫描测试数据的输入，边界扫描指令和测试数据均由此进行输入。TAP控制器的状态及指令寄存器的内容决定哪个寄存器接受TDI传来的数据；在TCK的上升沿，TDI的数据装入到寄存器中。测试数据输出(Test Data Output，TDO)是用于边界扫描测试数据的输出，由TAP控制器的状态和指令寄存器的内容来决定哪些寄存器用于数据的输出；TDO在TCK的下降沿改变状态，并仅在数据输出时有效，其余时间TDO均为高阻态。测试复位(Test Reset，TRST)是用于边界扫描测试的逻辑复位，该信号为可选信号。当为低电平时有效，即当TRST的输入为低电平时，边界扫描测试的控制逻辑无效，IC芯片进入正常工作状态。
每个边界扫描单元都有两个数据通道：一个是测试数据通道，它包含测试数据输入TDI和测试数据输出TDO；另一个是常规数据通道，即常规数据的输入与输出。在常规的工作状态时，数据的输入和输出可以自由地通过每个边界扫描单元进行传送。在测试状态时，对于用作输入的IC引脚，可以从TDI输入数据；对于用作输出的IC引脚，可以从边界扫描单元输出数据至TDO。
TAP控制器的输入信号为TCK、TMS和TRST。TAP控制器产生测试时钟信号，在它进入到相应的状态时就可以进行测试数据的移位、更新、捕获等操作。
对边界扫描检测模块，本实用新型是采用FPGA芯片来进行设计，以实现边界扫描控制器以及边界扫描测试的功能，并完成对被测电路芯片的测试指令的施加、测试矢量的施加、测试数据输出、复位操作等。本实用新型采用的FPGA芯片为Cyclone II系列的EP2C8Q208C8N，该芯片的最高频率可达250MHz，有8256个逻辑单元、18个乘法器；有一个内部存储器RAM，其容量为165888Bit，该存储器RAM有独立的输入、输出接口和读、写时钟信号，可以实现同步读写操作；有2个锁相环，可以提供并满足多种不同频率的要求。
本实用新型的二维工作台的用途是用于放置被测电路芯片，在电机的驱动下该平台可以进行前后左右的移动。
本实用新型的平台控制器，是对二维工作台的位置与移动等进行控制，是采用交流伺服电机来驱动精密滚珠丝杠，滚动直线导轨，并实现对工作台的位置进行闭环控制。
对本实用新型的LCD显示模块，本实用新型使用5.7英寸彩色CSTN液晶显示屏，具有320×240的分辨率。
对本实用新型的操作包括如下步骤：
步骤1：打开装置的电源，启动装置；
步骤2：将被测电路芯片放置于二维工作台上，并把它与边界扫描检测模块连接；
步骤3：边界扫描检测模块对被测电路芯片进行电路结构处理、电路网表结构分析、测试集的生成；
步骤4：控制单元依次把电路测试集中的每一个测试矢量施加到被测电路的原始输入端；
步骤5：控制单元在电路的原始输出端依次捕获到与所施加的每一个测试矢量相对应的测试响应信号，并保存到控制单元的存储器中；
步骤6：控制单元对测试集中的测试矢量与所对应的测试响应信号进行分析，得出对被测电路芯片的检测结果，即电路中是否存在故障，若存在故障，则指出故障的类型(开路故障、短路故障、固定型故障s-a-0和s-a-1等)，并指出故障的位置，以及故障的个数。
步骤7：在装置的LCD显示模块上对被测电路芯片的检测结果进行显示。
步骤8：若还有另一个电路芯片需要检测，则转步骤2。若所有的电路芯片都已进行了检测，则转步骤9。
步骤9：把所获得的所有检测结果保存在控制单元的存储器中，也可通过使用控制单元的USB接口或以太网接口将所获得的检测结果传送给***的微型计算机。至此对整个装置的操作过程结束。
上述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受上述实施例的限制，其他的任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本实用新型的保护范围之内。
Claims (7)
1.一种用于集成电路测试的边界扫描测试装置，其特征在于：包括二维工作台、平台控制器、控制单元、边界扫描检测模块和LCD显示模块；其中，二维工作台分别与平台控制器、控制单元、边界扫描检测模块连接；控制单元分别与平台控制器、二维工作台、边界扫描检测模块、LCD显示模块连接；边界扫描检测模块分别与二维工作台、控制单元连接。
2.根据权利要求1所述用于集成电路测试的边界扫描测试装置，其特征在于：所述的控制单元为嵌入式计算机***，包含相互连接的嵌入式处理器和存储器。
3.根据权利要求2所述用于集成电路测试的边界扫描测试装置，其特征在于：所述的嵌入式处理器为嵌入式ARM微处理器S3C2440。
4.根据权利要求2所述用于集成电路测试的边界扫描测试装置，其特征在于：所述的存储器包括Flash存储器和SDRAM存储器，Flash存储器和SDRAM存储器分别与嵌入式处理器连接。
5.根据权利要求4所述用于集成电路测试的边界扫描测试装置，其特征在于：所述的Flash存储器为E28F128J3A150存储芯片；所述的SDRAM存储器为HY57V641620存储芯片。
6.根据权利要求1所述用于集成电路测试的边界扫描测试装置，其特征在于：所述的边界扫描检测模块为FPGA芯片EP2C8Q208C8N。
7.根据权利要求1所述用于集成电路测试的边界扫描测试装置，其特征在于：所述的LCD显示模块为彩色CSTN液晶显示屏。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621073421.8U CN206161792U (zh) | 2016-09-22 | 2016-09-22 | 一种用于集成电路测试的边界扫描测试装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621073421.8U CN206161792U (zh) | 2016-09-22 | 2016-09-22 | 一种用于集成电路测试的边界扫描测试装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206161792U true CN206161792U (zh) | 2017-05-10 |
Family
ID=58650686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621073421.8U Expired - Fee Related CN206161792U (zh) | 2016-09-22 | 2016-09-22 | 一种用于集成电路测试的边界扫描测试装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206161792U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110045268A (zh) * | 2019-05-07 | 2019-07-23 | 广东工业大学 | 一种芯片检测*** |
| CN110389291A (zh) * | 2018-04-17 | 2019-10-29 | 大唐移动通信设备有限公司 | 一种集成电路印制板的测试装置及测试方法 |
| CN116338442A (zh) * | 2023-05-30 | 2023-06-27 | 深圳市微特精密科技股份有限公司 | 一种dut的边界扫描测试***及自检测方法 |
-
2016
- 2016-09-22 CN CN201621073421.8U patent/CN206161792U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110389291A (zh) * | 2018-04-17 | 2019-10-29 | 大唐移动通信设备有限公司 | 一种集成电路印制板的测试装置及测试方法 |
| CN110045268A (zh) * | 2019-05-07 | 2019-07-23 | 广东工业大学 | 一种芯片检测*** |
| CN116338442A (zh) * | 2023-05-30 | 2023-06-27 | 深圳市微特精密科技股份有限公司 | 一种dut的边界扫描测试***及自检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103744009B (zh) | 一种串行传输芯片测试方法、***及集成芯片 | |
| CN101719088B (zh) | 一种对处理器芯片进行在线检测的装置和方法 | |
| Lin et al. | High-frequency, at-speed scan testing | |
| CN206161792U (zh) | 一种用于集成电路测试的边界扫描测试装置 | |
| US8732632B1 (en) | Method and apparatus for automated extraction of a design for test boundary model from embedded IP cores for hierarchical and three-dimensional interconnect test | |
| CN104569794B (zh) | 一种基于边界扫描结构的fpga在线测试仪及测试方法 | |
| CN101432699A (zh) | 在多个处理器/核的测试与调试进程期间控制电源、时钟和复位的装置和方法 | |
| CN106324476B (zh) | 片上调试和诊断方法、装置及芯片 | |
| JPH10123223A (ja) | 集積回路のテスト用クロック発生方法および回路 | |
| CN102135920A (zh) | 嵌入式星载计算机故障注入***及其注入方法 | |
| CN102073009A (zh) | 一种基于片上闪存的***芯片jtag调试控制方法 | |
| US8924801B2 (en) | At-speed scan testing of interface functional logic of an embedded memory or other circuit core | |
| US10429440B2 (en) | Design-for-test for asynchronous circuit elements | |
| CN106816178A (zh) | 一种单芯片上多块嵌入式存储器的内建自测试设计方法 | |
| CN101196553A (zh) | 提高soc芯片测试效率的方法 | |
| CN103675641A (zh) | 芯片故障定位方法、装置及*** | |
| Tan et al. | Testing of UltraSPARC T1 microprocessor and its challenges | |
| CN102841307B (zh) | 一种逻辑故障定位的方法 | |
| CN100492315C (zh) | 嵌入式信号处理器模拟器 | |
| US20130311843A1 (en) | Scan controller configured to control signal values applied to signal lines of circuit core input interface | |
| CN103487747B (zh) | 符合边界扫描标准的扫描子链型测试结构及测试方法 | |
| CN101782626B (zh) | 一种jtag端口控制器 | |
| CN1230885C (zh) | 一种边界扫描芯片容错测试方法及*** | |
| CN102903393B (zh) | 存储器内建自测试电路 | |
| CN100370430C (zh) | 一种边界扫描链自测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170510 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |