CN206149142U - 一种基于最大功率点跟踪的压电振动能量采集*** - Google Patents

Abstract

本实用新型公开了一种基于最大功率点跟踪的压电振动能量采集***，包括相互连接的压电换能器和全桥整流电路，特点是还包括时序控制电路、最大功率点检测电路、Buck‑Boost级联型双向DC/DC变换器、Buck‑Boost单向DC/DC变换器、第一开关和第二开关；优点是该基于最大功率点跟踪的压电振动能量采集***能能快速根据当前振动幅值调整电路采集状态，实现高效的压电振动能量采集，而且与整流器中负载的变化无关。

Description

一种基于最大功率点跟踪的压电振动能量采集***

技术领域

本实用新型涉及用于将振动能转换为电能的压电振动能量采集***，尤其涉及一种基于最大功率点跟踪的压电振动能量采集***。

背景技术

振动是环境中广泛存在的一种能量形式，如大自然中水和空气的流动、工业机器运作时的振动、交通工具运行时的振动及人体运动产生的振动等都具有振动能，而且振动能具有较高的能量密度。压电式振动能量采集器利用压电材料的正压电效应，将环境中的振动能转换为电能。目前的压电式振动能量采集器通常由压电换能器和整流器组成，通过压电换能器将振动能转化成电能，但由于环境中振动源的振幅与频率是交流时变的，所以压电换能器输出的电能是不稳定的，无法直接为负载供电，需要整流器将压电换能器输出的交流电转换成直流电，才能为一般电子***提供适用的稳定直流电。但是目前这种由压电换能器和整流器组成的压电式振动能量采集器，不仅能量采集的效率低，而且采集的能量受整流器中电容电压和负载大小的影响。

发明内容

本实用新型所要解决的技术问题是提供一种能量采集效率较高的基于最大功率点跟踪的压电振动能量采集***。

本实用新型解决上述技术问题所采用的技术方案为：一种基于最大功率点跟踪的压电振动能量采集***，包括相互连接的压电换能器和全桥整流电路，还包括时序控制电路、最大功率点检测电路、Buck-Boost级联型双向DC/DC变换器、Buck-Boost单向DC/DC变换器、第一开关和第二开关，所述的时序控制电路分别与所述的第一开关、所述的第二开关、所述的最大功率点检测电路、所述的Buck-Boost级联型双向DC/DC变换器连接，所述的第一开关与所述的全桥整流电路连接，所述的第二开关分别与所述的全桥整流电路、所述的最大功率点检测电路连接，所述的最大功率点检测电路与所述的Buck-Boost级联型双向DC/DC变换器连接，所述的Buck-Boost级联型双向DC/DC变换器与所述的全桥整流电路连接，所述的Buck-Boost级联型双向DC/DC变换器上连接有储能电容，所述的储能电容与所述的Buck-Boost单向DC/DC变换器连接，所述的Buck-Boost单向DC/DC变换器的电压输出端分别与所述的Buck-Boost级联型双向DC/DC变换器和负载连接，且所述的Buck-Boost单向DC/DC变换器的电压输出端通过低压降稳压器LDO给所述的时序控制电路、所述的最大功率点检测电路和所述的Buck-Boost级联型双向DC/DC变换器提供工作电源。

进一步地，所述的全桥整流电路包括第一二极管、第二二极管、第三二极管、第四二极管和滤波电容，所述的第一二极管的正极和所述的第二二极管的负极相连后与所述的压电换能器相连接，所述的第一二极管的负极和所述的第三二极管的负极同时与所述的第一开关的第一接线端、所述的第二开关的第一接线端相连，所述的第三二极管的正极和所述的第四二极管的负极相连后与所述的压电换能器相连接，所述的第四二极管的正极和所述的第二二极管的正极接地，所述的滤波电容的一端与所述的第一开关的第二接线端相连，所述的滤波电容的另一端接地。

进一步地，所述的最大功率点检测电路包括第一运算放大器、第二运算放大器、第五二极管、第六二极管、第一电阻、第二电阻、第三电阻、第四电阻、第一电容和第一NMOS管，所述的第一电阻的一端分别与所述的第五二极管的正极、所述的第一运算放大器的反相输入端相连接，所述的第一电阻的另一端分别与所述的第二运算放大器的反相输入端、输出端相连接，所述的第五二极管的负极、所述的第六二极管的正极分别与所述的第一运算放大器的输出端相连接，所述的第六二极管的负极、所述的第一电容的一端、所述的第二电阻的一端分别与所述的第二运算放大器的同相输入端相连接，所述的第二运算放大器的输出端与所述的Buck-Boost级联型双向DC/DC变换器相连接，所述的第一电容的另一端接地，所述的第二电阻的另一端与所述的第一NMOS管的漏极相连接，所述的第一NMOS管的源极接地，所述的第一NMOS管的栅极与所述的时序控制电路相连接，所述的第三电阻的一端、所述的第四电阻的一端分别与所述的第一运算放大器的同相输入端相连接，所述的第三电阻的另一端与所述的第二开关的第二接线端相连接，所述的第四电阻的另一端接地。

进一步地，所述的时序控制电路包括NE556双时基芯片、第五电阻、第六电阻、第七电阻、第二电容、第三电容、第四电容、第五电容和反相器7404，所述的第五电阻的一端、所述的第七电阻的一端、所述的NE556双时基芯片的4脚、10脚、14脚分别与工作电源相连接，所述的第五电阻的另一端、所述的第六电阻的一段分别与所述的NE556双时基芯片的1脚相连接，所述的第六电阻（R6）的另一端与所述的第二电容的一端相连后与所述的NE556双时基芯片的2脚、6脚相连接，所述的第三电容的一端与所述的NE556双时基芯片的3脚相连接，所述的第二电容的另一端、所述的第三电容的另一端和所述的NE556双时基芯片的7脚均接地，所述的第七电阻的另一端与所述的第四电容的一端相连后与所述的NE556双时基芯片的12脚、13脚相连接，所述的第五电容的一端与所述的NE556双时基芯片的11脚相连接，所述的第四电容的另一端和所述的第五电容的另一端接地，所述的反相器7404的1脚分别与所述的NE556双时基芯片的9脚、所述的第二开关的第三接线端相连接，所述的反相器7404的2脚分别与所述的第一开关的第三接线端、所述的Buck-Boost级联型双向DC/DC变换器相连接，所述的反相器7404的3脚和所述的NE556双时基芯片的5脚均与所述的NE556双时基芯片的8脚相连接，所述的反相器7404的4脚与所述的第一NMOS管的栅极相连接。

进一步地，所述的Buck-Boost级联型双向DC/DC变换器包括第一驱动芯片IR2110、第二驱动芯片IR2110、第六电容、第七电容、第七二极管、第八二极管、第九二极管、第十二极管、第十一片内寄生二极管、第十二片内寄生二极管、第十三片内寄生二极管、第十四片内寄生二极管、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻、第二十电阻、第二十一电阻、第二十二电阻、第二十三电阻、电感、第三运算放大器、第四运算放大器、第五运算放大器、第六运算放大器、第七运算放大器、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、与门7408、或门7432、反相器7404和锯齿波发生电路，所述的第一驱动芯片IR2110的9脚、所述的第二驱动芯片IR2110的9脚分别与工作电源相连接，所述的第一驱动芯片IR2110的3脚、所述的第二驱动芯片IR2110的3脚分别与所述的Buck-Boost单向DC/DC变换器的电压输出端相连接，所述的第七二极管的正极与所述的第一驱动芯片IR2110的3脚相连接，所述的第七二极管的负极、所述的第六电容的一端与所述的第一驱动芯片IR2110的6脚相连接，所述的第六电容的另一端与所述的第一驱动芯片IR2110的5脚相连接，所述的第二NMOS管的漏极、所述的第十一片内寄生二极管的负极与所述的滤波电容的一端相连接，所述的第十一片内寄生二极管的正极、所述的第二NMOS管的源极与所述的第一驱动芯片IR2110的5脚相连接，所述的第二NMOS管的栅极与所述的第八电阻的一端相连接，所述的第八电阻的另一端与所述的第一驱动芯片IR2110的7脚相连接，所述的第三NMOS管的漏极、所述的第十二片内寄生二极管的负极、所述的电感的一端与所述的第一驱动芯片IR2110的5脚相连接，所述的第三NMOS管的源极、所述的第十二片内寄生二极管的正极接地，所述的第三NMOS管的栅极与所述的第十电阻的一端相连接，所述的第十电阻的另一端与所述的第一驱动芯片IR2110的1脚相连接，所述的第一驱动芯片IR2110的2脚、11脚、13脚接地，所述的第四NMOS管的漏极、所述的第十三片内寄生二极管的负极与所述的储能电容的一端相连接，所述的储能电容的另一端接地，所述的第四NMOS管的源极、所述的第十三片内寄生二极管的正极、所述的电感的另一端与所述的第二驱动芯片IR2110的5脚相连接，所述的第四NMOS管的栅极与所述的第九电阻的一端相连接，所述的第九电阻的另一端与所述的第二驱动芯片IR2110的7脚相连接，所述的第五NMOS管的漏极、所述的第十四片内寄生二极管的负极与所述的第二驱动芯片IR2110的5脚相连接，所述的第五NMOS管的源极、所述的第十四片内寄生二极管的正极接地，所述的第五NMOS管的栅极与所述的第十一电阻的一端相连接，所述的第十一电阻的另一端与所述的第二驱动芯片IR2110的1脚相连接，所述的第八二极管的正极与所述的第二驱动芯片IR2110的3脚相连接，所述的第八二极管的负极、所述的第七电容的一端与所述的第二驱动芯片IR2110的6脚相连接，所述的第七电容的另一端与所述的第二驱动芯片IR2110的5脚相连接，所述的第二驱动芯片IR2110的2脚、11脚、13脚接地，所述的第二驱动芯片IR2110的12脚与所述的或门7432的3脚相连接，所述的或门7432的1脚、所述的第一驱动芯片IR2110的10脚与所述的与门7408的3脚相连接，所述的或门7432的2脚、4脚与所述的反相器7404的6脚相连接，所述的或门7432的5脚、所述的第二驱动芯片IR2110的10脚与所述的与门7408的6脚相连接，所述的或门7432的6脚与所述的第一驱动芯片IR2110的12脚相连接，所述的与门7408的1脚与所述的第五运算放大器的输出端相连接，所述的与门7408的2脚、4脚、所述的反相器7404的5脚与所述的反相器7404的2脚相连接，所述的与门7408的5脚与所述的第六运算放大器的输出端相连接，所述的第五运算放大器的反相输入端、所述的第六运算放大器的反相输入端与所述的锯齿波发生电路的输出端相连接，所述的第五运算放大器的同相输入端、所述的第九二极管的负极与所述的第二十二电阻的一端相连接，所述的第二十二电阻的另一端接地，所述的第九二极管的正极、所述的第十二电阻的一端与所述的第三运算放大器的输出端相连接，所述的第十二电阻的另一端、所述的第十三电阻的一端与所述的第三运算放大器的反相输入端相连接，所述的第十三电阻的另一端与所述的第二运算放大器的输出端相连接，所述的第十六电阻的一端、所述的第十七电阻的一端与所述的第三运算放大器的同相输入端相连接，所述的第十六电阻的另一端与所述的第七运算放大器的输出端相连接，所述的第十七电阻的另一端接地，所述的第六运算放大器的同相输入端、所述的第十二极管的负极与所述的第二十三电阻的一端相连接，所述的第二十三电阻的另一端接地，所述的第十二极管的正极、所述的第十八电阻的一端与所述的第四运算放大器的输出端相连接，所述的第十八电阻的另一端、所述的第十九电阻的一端与所述的第四运算放大器的反相输入端相连接，所述的第二十电阻的一端、所述的第二十一电阻的一端与所述的第四运算放大器的同相输入端相连接，所述的第二十电阻的另一端与所述的第二运算放大器的输出端相连接，所述的第二十一电阻的另一端接地，所述的第十九电阻的另一端分别与所述的第七运算放大器的输出端、反相输入端相连接，所述的第十四电阻的一端、所述的第十五电阻的一端与所述的第七运算放大器的同相输入端相连接，所述的第十四电阻的另一端与所述的滤波电容的另一端相连接，所述的第十五电阻的另一端接地。

进一步地，所述的Buck-Boost单向DC/DC变换器的输入电压为1～30V，输出电压为12V。

所述的低压降稳压器LDO采用SPX5205芯片。

与现有技术相比，本实用新型的优点是该基于最大功率点跟踪的压电振动能量采集***能快速根据当前振动幅值调整电路采集状态，实现高效的压电振动能量采集，在正常工作条件下能量提取效率均大于82%，而且与整流器中负载的变化无关。

附图说明

图1为本实用新型的整体电路框图；

图2为本实用新型的最大功率点检测电路图；

图3为本实用新型的时序控制电路图；

图4为本实用新型的Buck-Boost级联型双向DC/DC变换器的电路图。

具体实施方式

以下结合附图实施例对本实用新型作进一步详细描述。

如图所示，一种基于最大功率点跟踪的压电振动能量采集***，包括相互连接的压电换能器1和全桥整流电路，还包括时序控制电路2、最大功率点检测电路3、Buck-Boost级联型双向DC/DC变换器4、Buck-Boost单向DC/DC变换器5、第一开关S1和第二开关S2，时序控制电路2分别与第一开关S1、第二开关S2、最大功率点检测电路3、Buck-Boost级联型双向DC/DC变换器4连接，第一开关S1与全桥整流电路连接，第二开关S2分别与全桥整流电路、最大功率点检测电路3连接，最大功率点检测电路3与Buck-Boost级联型双向DC/DC变换器4连接，Buck-Boost级联型双向DC/DC变换器4与全桥整流电路连接，Buck-Boost级联型双向DC/DC变换器4上连接有储能电容Csto，储能电容Csto与Buck-Boost单向DC/DC变换器5连接，Buck-Boost单向DC/DC变换器5的电压输出端分别与Buck-Boost级联型双向DC/DC变换器4和负载6连接，且Buck-Boost单向DC/DC变换器5的电压输出端通过低压降稳压器LDO给时序控制电路2、最大功率点检测电路3和Buck-Boost级联型双向DC/DC变换器4提供工作电源；

全桥整流电路包括第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4和滤波电容Crect，第一二极管D1的正极和第二二极管D2的负极相连后与压电换能器相连接，第一二极管D1的负极和第三二极管D3的负极同时与第一开关S1的第一接线端、第二开关S2的第一接线端相连，第三二极管D3的正极和第四二极管D4的负极相连后与压电换能器相连接，第四二极管D4的正极和第二二极管D2的正极接地，滤波电容Crect的一端与第一开关S1的第二接线端相连，滤波电容Crect的另一端接地；

最大功率点检测电路包括第一运算放大器U1、第二运算放大器U2、第五二极管D5、第六二极管D6、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1和第一NMOS管M1，第一电阻R1的一端分别与第五二极管D5的正极、第一运算放大器U1的反相输入端相连接，第一电阻R1的另一端分别与第二运算放大器U2的反相输入端、输出端相连接，第五二极管D5的负极、第六二极管D6的正极分别与第一运算放大器U1的输出端相连接，第六二极管D6的负极、第一电容C1的一端、第二电阻R2的一端分别与第二运算放大器U2的同相输入端相连接，第二运算放大器U2的输出端与Buck-Boost级联型双向DC/DC变换器相连接，第一电容C1的另一端接地，第二电阻R2的另一端与第一NMOS管M1的漏极相连接，第一NMOS管M1的源极接地，第一NMOS管M1的栅极与时序控制电路相连接，第三电阻R3的一端、第四电阻R4的一端分别与第一运算放大器U1的同相输入端相连接，第三电阻R3的另一端与第二开关S2的第二接线端相连接，第四电阻R4的另一端接地；

时序控制电路包括NE556双时基芯片、第五电阻R5、第六电阻R6、第七电阻R7、第二电容C2、第三电容C3、第四电容C4、第五电容C5和反相器7404，第五电阻R5的一端、第七电阻R7的一端、NE556双时基芯片的4脚、10脚、14脚分别与工作电源相连接，第五电阻R5的另一端、第六电阻R6的一段分别与NE556双时基芯片的1脚相连接，的第六电阻R6的另一端与第二电容C2的一端相连后与NE556双时基芯片的2脚、6脚相连接，第三电容C3的一端与NE556双时基芯片的3脚相连接，第二电容C2的另一端、第三电容C3的另一端和NE556双时基芯片的7脚均接地，第七电阻R7的另一端与第四电容C4的一端相连后与NE556双时基芯片的12脚、13脚相连接，第五电容C5的一端与NE556双时基芯片的11脚相连接，第四电容C4的另一端和第五电容C5的另一端接地，反相器7404的1脚分别与NE556双时基芯片的9脚、第二开关S2的第三接线端相连接，反相器7404的2脚分别与第一开关S1的第三接线端、Buck-Boost级联型双向DC/DC变换器相连接，反相器7404的3脚和NE556双时基芯片的5脚均与NE556双时基芯片的8脚相连接，反相器7404的4脚与第一NMOS管M1的栅极相连接；

Buck-Boost级联型双向DC/DC变换器包括第一驱动芯片IR2110 Z1、第二驱动芯片IR2110 Z2、第六电容C6、第七电容C7、第七二极管D7、第八二极管D8、第九二极管D9、第十二极管D10、第十一片内寄生二极管D11、第十二片内寄生二极管D12、第十三片内寄生二极管D13、第十四片内寄生二极管D14、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二十一电阻R21、第二十二电阻R22、第二十三电阻R23、电感L1、第三运算放大器U3、第四运算放大器U4、第五运算放大器U5、第六运算放大器U6、第七运算放大器U7、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、与门7408、或门7432、反相器7404和锯齿波发生电路U9，第一驱动芯片IR2110 Z1的9脚、第二驱动芯片IR2110 Z2的9脚分别与工作电源相连接，第一驱动芯片IR2110 Z1的3脚、第二驱动芯片IR2110 Z2的3脚分别与Buck-Boost单向DC/DC变换器的电压输出端相连接，第七二极管D7的正极与第一驱动芯片IR2110 Z1的3脚相连接，第七二极管D7的负极、第六电容C6的一端与第一驱动芯片IR2110 Z1的6脚相连接，第六电容C6的另一端与第一驱动芯片IR2110 Z1的5脚相连接，第二NMOS管M2的漏极、第十一片内寄生二极管D11的负极与滤波电容Crect的一端相连接，第十一片内寄生二极管D11的正极、第二NMOS管M2的源极与第一驱动芯片IR2110 Z1的5脚相连接，第二NMOS管M2的栅极与第八电阻R8的一端相连接，第八电阻R8的另一端与第一驱动芯片IR2110 Z1的7脚相连接，第三NMOS管M3的漏极、第十二片内寄生二极管D12的负极、电感L1的一端与第一驱动芯片IR2110 Z1的5脚相连接，第三NMOS管M3的源极、第十二片内寄生二极管D12的正极接地，第三NMOS管M3的栅极与第十电阻R10的一端相连接，第十电阻R10的另一端与第一驱动芯片IR2110 Z1的1脚相连接，第一驱动芯片IR2110 Z1的2脚、11脚、13脚接地，第四NMOS管M4的漏极、第十三片内寄生二极管D13的负极与储能电容Csto的一端相连接，储能电容Csto的另一端接地，第四NMOS管M4的源极、第十三片内寄生二极管D13的正极、电感L1的另一端与第二驱动芯片IR2110Z2的5脚相连接，第四NMOS管M4的栅极与第九电阻R9的一端相连接，第九电阻R9的另一端与第二驱动芯片IR2110 Z2的7脚相连接，第五NMOS管M5的漏极、第十四片内寄生二极管D14的负极与第二驱动芯片IR2110 Z2的5脚相连接，第五NMOS管M5的源极、第十四片内寄生二极管D14的正极接地，第五NMOS管M5的栅极与第十一电阻R11的一端相连接，第十一电阻R11的另一端与第二驱动芯片IR2110 Z2的1脚相连接，第八二极管D8的正极与第二驱动芯片IR2110 Z2的3脚相连接，第八二极管D8的负极、第七电容C7的一端与第二驱动芯片IR2110Z2的6脚相连接，第七电容C7的另一端与第二驱动芯片IR2110 Z2的5脚相连接，第二驱动芯片IR2110 Z2的2脚、11脚、13脚接地，第二驱动芯片IR2110 Z2的12脚与或门7432的3脚相连接，或门7432的1脚、第一驱动芯片IR2110 Z1的10脚与与门7408的3脚相连接，或门7432的2脚、4脚与反相器7404的6脚相连接，或门7432的5脚、第二驱动芯片IR2110 Z2的10脚与与门7408的6脚相连接，或门7432的6脚与第一驱动芯片IR2110 Z1的12脚相连接，与门7408的1脚与第五运算放大器U5的输出端相连接，与门7408的2脚、4脚、反相器7404的5脚与反相器7404的2脚相连接，与门7408的5脚与第六运算放大器U6的输出端相连接，第五运算放大器U5的反相输入端、第六运算放大器U6的反相输入端与锯齿波发生电路U9的输出端U90相连接，第五运算放大器U5的同相输入端、第九二极管D9的负极与第二十二电阻R22的一端相连接，第二十二电阻R22的另一端接地，第九二极管D9的正极、第十二电阻R12的一端与第三运算放大器U3的输出端相连接，第十二电阻R12的另一端、第十三电阻R13的一端与第三运算放大器U3的反相输入端相连接，第十三电阻R13的另一端与第二运算放大器U2的输出端相连接，第十六电阻R16的一端、第十七电阻R17的一端与第三运算放大器U3的同相输入端相连接，第十六电阻R16的另一端与第七运算放大器U7的输出端相连接，第十七电阻R17的另一端接地，第六运算放大器U6的同相输入端、第十二极管D10的负极与第二十三电阻R23的一端相连接，第二十三电阻R23的另一端接地，第十二极管D10的正极、第十八电阻R18的一端与第四运算放大器U4的输出端相连接，第十八电阻R18的另一端、第十九电阻R19的一端与第四运算放大器U4的反相输入端相连接，第二十电阻R20的一端、第二十一电阻R21的一端与第四运算放大器U4的同相输入端相连接，第二十电阻R20的另一端与第二运算放大器U2的输出端相连接，第二十一电阻R21的另一端接地，第十九电阻R19的另一端分别与第七运算放大器U7的输出端、反相输入端相连接，第十四电阻R14的一端、第十五电阻R15的一端与第七运算放大器U7的同相输入端相连接，第十四电阻R14的另一端与滤波电容Crect的另一端相连接，第十五电阻R15的另一端接地。

上述实施例中，锯齿波发生电路U9采用现有的锯齿波发生电路，其由常见的RC振荡电路与积分电路构成，只需提供电源和接地，并输出一个锯齿波信号如U9O。Buck-Boost单向DC/DC变换器的输入电压为1～30V、输出电压为12V，具体可采用LT1110CS8-12芯片实现；运算放大器U1～U7可采用现有的单电源的轨到轨的运算放大器芯片；低压降稳压器LDO采用SPX5205芯片。

上述实施例中，基于最大功率点跟踪的压电振动能量采集***的电路框图如图1所示，其具体的工作原理为：采用全桥整流电路将压电换能器1的交流电压转换成一个直流波形V_rect，时序控制电路2控制第一开关S1和第二开关S2两个开关进行切换最大功率点采样和能量采集两个工作状态，当第一开关S1断开时，第二开关S2闭合，全桥整流电路与后端能量采集电路断开，压电换能器1处在开路状态，***切换到最大功率点采样状态；当第一开关S1闭合时，第二开关S2断开，全桥整流电路与能量采集电路相连，***切换到能量采集状态。***处于最大功率点采集状态时，通过最大功率点检测电路3对最大功率点进行峰值采样保持，采样时先由时序控制电路2控制Discon将采样电路复位，复位完成后重新更新最大功率点检测电路3的电平V_mpp。***处于能量采集状态时，滤波电容Crect后端连接Buck-Boost级联型双向DC/DC变换器4，最大功率点检测电路3的电平V_mpp为Buck-Boost级联型双向DC/DC变换器4提供输入电压调整参考值，该Buck-Boost级联型双向DC/DC变换器4调整占空比和电能传输方向，使滤波电容Crect的电压V_DC处于最大功率点检测电路3的最佳电平V_mpp附近。由于滤波电容Crect的电压V_DC需要被调整到V_mpp，所以储能电容Csto的电压有可能比V_DC高，也可能比V_DC低，可以采用Buck-Boost级联型双向DC/DC变换器4来实现V_DC的调节，因此储能电容Csto的电压Vsto是不可控的，不能直接给电子***提供稳定的直流电，在储能电容Csto的后端连接Buck-Boost单向DC/DC变换器5来调整输出电压到稳定的Vout，Vout经过一个低压降稳压器LDO后降价到另一个+5V的输出V_CC，同时V_CC给时序控制电路2、最大功率点检测电路3和Buck-Boost级联型双向DC/DC变换器4提供稳定的工作电源。

最大功率点检测电路3的电路图如图2所示，其具体工作原理为：最大功率点检测电路3可以分成几个模块：（1）电阻分压电路：通过两个电阻值相等的第三电阻R3、第四电阻R4，将整流桥后得到的开路电压Vrect进行1/20分压；（2）单向电流开关：即第五二极管D5和第六二极管D6；（3）模拟峰值存储器：即第一电容C1，通过第一电容C1跟随Vrect/2的变化，并检测其最大值；（4）输入输出缓冲隔离：即第一运算放大器U1和第二运算放大器U2，由于在整流桥之后，所检测的均为正电压，所以运算放大器采用单电源供电形式：（5）电容放电复位开关：即第一NMOS管M1，在定时重新更新最大功率点（MPP）前，通过控制Discon脚，输入高电平，使第一电容C1通过第二电阻R2放电，放电结束后，断开第一NMOS管M1，并重新检测MPP值，使输出的Vmpp=(V_oc,org/2-V_D)/10，V_mpp提供后端DC/DC一个输入电压调整参考值。

时序控制电路2的电路图如图3所示，其具体工作原理为：时序控制电路2采用NE556双时基芯片与反相器7404实现，NE556双时基芯片内部含有2个NE 555时基电路：NE556：A和NE556：B，NE556：A通过第五电阻R5、第六电阻R6与第二电容C2构成一个多谐振荡电路，产生一个占空比为99%、周期为10S的方波信号，其输出经过反相器7404取反输Discon信号控制采样电路放电复位；同时，NE556：B通过第七电阻R7和第四电容C4构成一个单稳态触发器，NE556：A的5脚输出的低电平触发信号给NE556：B的8脚，触发该单稳态触发器的9脚产生一个占空比为10%、周期为10S的方波信号Con2，该信号控制采样电路通路的开关，该信号经过反相器7404取反后产生一个控制能量采集电路通路开关的控制信号Con1；本电路的电阻电容参数可以根据压电换能器的应用环境和输出的时序要求情况进行调节。

Buck-Boost级联型双向DC/DC变换器4的电路图如图4所示，其具体工作原理为：由于V_DC的电压可能远比运放处理电路等的工作电压Vcc电压高，所以在对V_DC进行采样的过程中，将V_DC进行1/10分压，选取的第十四电阻R14=9×R15，最终以V_DC/10的电压经过第七运算放大器U7后输入到误差放大电路。误差放大电路由两个单电源供电的第三运算放大器U3和第四运算放大器U4构成，第三运算放大器U3和第四运算放大器U4分别构成了两个结构完全相同的差分放大电路，区别在于两个差分放大电路的输入不同，当V_DC/10>V_mpp 时，第三运算放大器U3构成的差分放大电路工作，输出为U30=K×（V_DC/10-V_mpp），第四运算放大器U4构成的差分放大电路输出为0电平。当V_DC/10<V_mpp时，第四运算放大器U4构成的差分放大电路工作，输出为U40=K×（V_mpp-V_DC/10），第三运算放大器U3构成的差分放大电路输出为0电平。其中K为两个差分放大电路的放大倍数，两个差分放大电路反应的是V_DC与目标电平10×V_mpp之间的差距。为了防止Buck-Boost级联型双向DC/DC变换器4在目标电平10×V_mpp附近时出现能量正反方向传输的跳变，所以需要设计正负两个阈值电平，当误差大于超出阈值电平的时候才能与后端的锯齿波电路比较，从而产生对应的PWM波控制信号。本设计中两个差分放大器输出的电平均采用经过二极管（D9与R22，D10与R23构成）的导通电压VD作为它们的阈值控制信号，当误差电压值大于二极管导通电压值后才会产生PWM控制信号，可以通过增加或减少二极管的个数来实现调节阈值范围；

锯齿波发生电路U9为产生控制Buck-Boost级联型双向DC/DC变换器4的PWM波提供一个锯齿波信号U90，其输出的锯齿波信号分别与两路误差信号进行比较，第五运算放大器U5与第六运算放大器U6构成了两个比较器，当V_DC/10>V_mpp且U30>VD时，第五运算放大器U5输出一个与误差电平U30大小相关的PWM信号U5pwm，此时第六运算放大器U6输出0电平。当V_DC/10<V_mpp且U40>VD时，第六运算放大器U6输出一个与误差电平U40大小相关的PWM信号U6pwm，此时第五运算放大器U5输出0电平；

由于时序控制电路2在控制切换到最大功率点采样工作状态时，使采样电容在采样初始状态下复位，V_mpp是会被复位，所以这时Buck-Boost级联型双向DC/DC变换器4应该处在不工作状态。由时序控制电路2提供的Con1控制信号分别与U5pwm和U6pwm两路PWM信号相与，采用与门7408的两个二输入与门（7408:A与7408:B）实现控制两路PWM信号（PWM1与PWM2）的通断，当时序控制电路2在控制切换到最大功率点采样工作状态时，Con1输出低电平使两个与门均输出0电平。切换到能量采样工作状态时，Con1输出高电平使两个与门均输出原有PWM控制信号；

由于调控的是输入电压信号，所以设计的Buck-Boost级联型双向DC/DC变换器4采用的是电压控制型传统工作模式的结构，采用4个NMOS功率管实现全桥型控制。M2与M5为一组，M3与M4为一组，当V_DC/10>V_mpp且U30>VD时，控制能量从V_DC传输到Vsto的时候，M3与M4一直关闭，前半周期M2与M5导通，V_DC对电感L1充电蓄能，后半周期M2与M5关闭，电感L1通过M3与M4内部寄生二极管实现续流，将能量传输给Vsto端。当V_DC/10<V_mpp且U40>VD时，控制能量从Vsto传输到V_DC，Mn12与M5一直关闭，前半周期M3与M4导通，Vsto对电感L1充电蓄能，后半周期M3与M4关闭，电感L1通过M2与M5内部寄生二极管实现续流，将能量传输给V_DC端，从而实现了最大效率点的跟踪。由于采用4个开关管均为NMOS管，所以PWM1和PWM2两路信号需要通过带自举功能的高压侧悬浮驱动芯片IR2110来实现4个NMOS管的控制。自举电路中需要对第六电容C6和第七电容C7进行预充电，才能使自举电路正常工作，所以预先设定两个电容C6、C7在检测MPP期间充电，采用CON1的控制信号取反后的/CON1分别与两个或门7432:A和7432:B来控制两个驱动芯片IR2110上的12脚为高电平，使两个驱动芯片IR2110上5脚通过Mn2与Mn4导通接地，这时第六电容C6和第七电容C7可以通过第七二极管D7和第八二极管D8进行预充电。

Claims (7)

1.一种基于最大功率点跟踪的压电振动能量采集***，包括相互连接的压电换能器和全桥整流电路，其特征在于还包括时序控制电路、最大功率点检测电路、Buck-Boost级联型双向DC/DC变换器、Buck-Boost单向DC/DC变换器、第一开关(S1)和第二开关(S2)，所述的时序控制电路分别与所述的第一开关(S1)、所述的第二开关(S2)、所述的最大功率点检测电路、所述的Buck-Boost级联型双向DC/DC变换器连接，所述的第一开关(S1)与所述的全桥整流电路连接，所述的第二开关(S2)分别与所述的全桥整流电路、所述的最大功率点检测电路连接，所述的最大功率点检测电路与所述的Buck-Boost级联型双向DC/DC变换器连接，所述的Buck-Boost级联型双向DC/DC变换器与所述的全桥整流电路连接，所述的Buck-Boost级联型双向DC/DC变换器上连接有储能电容(Csto)，所述的储能电容(Csto)与所述的Buck-Boost单向DC/DC变换器连接，所述的Buck-Boost单向DC/DC变换器的电压输出端分别与所述的Buck-Boost级联型双向DC/DC变换器和负载连接，且所述的Buck-Boost单向DC/DC变换器的电压输出端通过低压降稳压器LDO给所述的时序控制电路、所述的最大功率点检测电路和所述的Buck-Boost级联型双向DC/DC变换器提供工作电源。

2.如权利要求1所述的一种基于最大功率点跟踪的压电振动能量采集***，其特征在于：所述的全桥整流电路包括第一二极管(D1)、第二二极管(D2)、第三二极管(D3)、第四二极管(D4)和滤波电容(Crect)，所述的第一二极管(D1)的正极和所述的第二二极管(D2)的负极相连后与所述的压电换能器相连接，所述的第一二极管(D1)的负极和所述的第三二极管(D3)的负极同时与所述的第一开关(S1)的第一接线端、所述的第二开关(S2)的第一接线端相连，所述的第三二极管(D3)的正极和所述的第四二极管(D4)的负极相连后与所述的压电换能器相连接，所述的第四二极管(D4)的正极和所述的第二二极管(D2)的正极接地，所述的滤波电容(Crect)的一端与所述的第一开关(S1)的第二接线端相连，所述的滤波电容(Crect)的另一端接地。

3.如权利要求2所述的一种基于最大功率点跟踪的压电振动能量采集***，其特征在于：所述的最大功率点检测电路包括第一运算放大器(U1)、第二运算放大器(U2)、第五二极管(D5)、第六二极管(D6)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第一电容(C1)和第一NMOS管(M1)，所述的第一电阻(R1)的一端分别与所述的第五二极管(D5)的正极、所述的第一运算放大器(U1)的反相输入端相连接，所述的第一电阻(R1)的另一端分别与所述的第二运算放大器(U2)的反相输入端、输出端相连接，所述的第五二极管(D5)的负极、所述的第六二极管(D6)的正极分别与所述的第一运算放大器(U1)的输出端相连接，所述的第六二极管(D6)的负极、所述的第一电容(C1)的一端、所述的第二电阻(R2)的一端分别与所述的第二运算放大器(U2)的同相输入端相连接，所述的第二运算放大器(U2)的输出端与所述的Buck-Boost级联型双向DC/DC变换器相连接，所述的第一电容(C1)的另一端接地，所述的第二电阻(R2)的另一端与所述的第一NMOS管(M1)的漏极相连接，所述的第一NMOS管(M1)的源极接地，所述的第一NMOS管(M1)的栅极与所述的时序控制电路相连接，所述的第三电阻(R3)的一端、所述的第四电阻(R4)的一端分别与所述的第一运算放大器(U1)的同相输入端相连接，所述的第三电阻(R3)的另一端与所述的第二开关(S2)的第二接线端相连接，所述的第四电阻(R4)的另一端接地。

4.如权利要求3所述的一种基于最大功率点跟踪的压电振动能量采集***，其特征在于：所述的时序控制电路包括NE556双时基芯片、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第五电容(C5)和反相器7404，所述的第五电阻(R5)的一端、所述的第七电阻(R7)的一端、所述的NE556双时基芯片的4脚、10脚、14脚分别与工作电源相连接，所述的第五电阻(R5)的另一端、所述的第六电阻(R6)的一段分别与所述的NE556双时基芯片的1脚相连接，所述的第六电阻(R6)的另一端与所述的第二电容(C2)的一端相连后与所述的NE556双时基芯片的2脚、6脚相连接，所述的第三电容(C3)的一端与所述的NE556双时基芯片的3脚相连接，所述的第二电容(C2)的另一端、所述的第三电容(C3)的另一端和所述的NE556双时基芯片的7脚均接地，所述的第七电阻(R7)的另一端与所述的第四电容(C4)的一端相连后与所述的NE556双时基芯片的12脚、13脚相连接，所述的第五电容(C5)的一端与所述的NE556双时基芯片的11脚相连接，所述的第四电容(C4)的另一端和所述的第五电容(C5)的另一端接地，所述的反相器7404的1脚分别与所述的NE556双时基芯片的9脚、所述的第二开关(S2)的第三接线端相连接，所述的反相器7404的2脚分别与所述的第一开关(S1)的第三接线端、所述的Buck-Boost级联型双向DC/DC变换器相连接，所述的反相器7404的3脚和所述的NE556双时基芯片的5脚均与所述的NE556双时基芯片的8脚相连接，所述的反相器7404的4脚与所述的第一NMOS管(M1)的栅极相连接。

5.如权利要求4所述的一种基于最大功率点跟踪的压电振动能量采集***，其特征在于：所述的Buck-Boost级联型双向DC/DC变换器包括第一驱动芯片IR2110(Z1)、第二驱动芯片IR2110(Z2)、第六电容(C6)、第七电容(C7)、第七二极管(D7)、第八二极管(D8)、第九二极管(D9)、第十二极管(D10)、第十一片内寄生二极管(D11)、第十二片内寄生二极管(D12)、第十三片内寄生二极管(D13)、第十四片内寄生二极管(D14)、第八电阻(R8)、第九电阻(R9)、第十电阻(R10)、第十一电阻(R11)、第十二电阻(R12)、第十三电阻(R13)、第十四电阻(R14)、第十五电阻(R15)、第十六电阻(R16)、第十七电阻(R17)、第十八电阻(R18)、第十九电阻(R19)、第二十电阻(R20)、第二十一电阻(R21)、第二十二电阻(R22)、第二十三电阻(R23)、电感(L1)、第三运算放大器(U3)、第四运算放大器(U4)、第五运算放大器(U5)、第六运算放大器(U6)、第七运算放大器(U7)、第二NMOS管(M2)、第三NMOS管(M3)、第四NMOS管(M4)、第五NMOS管(M5)、与门7408、或门7432、反相器7404和锯齿波发生电路(U9)，所述的第一驱动芯片IR2110(Z1)的9脚、所述的第二驱动芯片IR2110(Z2)的9脚分别与工作电源相连接，所述的第一驱动芯片IR2110(Z1)的3脚、所述的第二驱动芯片IR2110(Z2)的3脚分别与所述的Buck-Boost单向DC/DC变换器的电压输出端相连接，所述的第七二极管(D7)的正极与所述的第一驱动芯片IR2110(Z1)的3脚相连接，所述的第七二极管(D7)的负极、所述的第六电容(C6)的一端与所述的第一驱动芯片IR2110(Z1)的6脚相连接，所述的第六电容(C6)的另一端与所述的第一驱动芯片IR2110(Z1)的5脚相连接，所述的第二NMOS管(M2)的漏极、所述的第十一片内寄生二极管(D11)的负极与所述的滤波电容(Crect)的一端相连接，所述的第十一片内寄生二极管(D11)的正极、所述的第二NMOS管(M2)的源极与所述的第一驱动芯片IR2110(Z1)的5脚相连接，所述的第二NMOS管(M2)的栅极与所述的第八电阻(R8)的一端相连接，所述的第八电阻(R8)的另一端与所述的第一驱动芯片IR2110(Z1)的7脚相连接，所述的第三NMOS管(M3)的漏极、所述的第十二片内寄生二极管(D12)的负极、所述的电感(L1)的一端与所述的第一驱动芯片IR2110(Z1)的5脚相连接，所述的第三NMOS管(M3)的源极、所述的第十二片内寄生二极管(D12)的正极接地，所述的第三NMOS管(M3)的栅极与所述的第十电阻(R10)的一端相连接，所述的第十电阻(R10)的另一端与所述的第一驱动芯片IR2110(Z1)的1脚相连接，所述的第一驱动芯片IR2110(Z1)的2脚、11脚、13脚接地，所述的第四NMOS管(M4)的漏极、所述的第十三片内寄生二极管(D13)的负极与所述的储能电容(Csto)的一端相连接，所述的储能电容(Csto)的另一端接地，所述的第四NMOS管(M4)的源极、所述的第十三片内寄生二极管(D13)的正极、所述的电感(L1)的另一端与所述的第二驱动芯片IR2110(Z2)的5脚相连接，所述的第四NMOS管(M4)的栅极与所述的第九电阻(R9)的一端相连接，所述的第九电阻(R9)的另一端与所述的第二驱动芯片IR2110(Z2)的7脚相连接，所述的第五NMOS管(M5)的漏极、所述的第十四片内寄生二极管(D14)的负极与所述的第二驱动芯片IR2110(Z2)的5脚相连接，所述的第五NMOS管(M5)的源极、所述的第十四片内寄生二极管(D14)的正极接地，所述的第五NMOS管(M5)的栅极与所述的第十一电阻(R11)的一端相连接，所述的第十一电阻(R11)的另一端与所述的第二驱动芯片IR2110(Z2)的1脚相连接，所述的第八二极管(D8)的正极与所述的第二驱动芯片IR2110(Z2)的3脚相连接，所述的第八二极管(D8)的负极、所述的第七电容(C7)的一端与所述的第二驱动芯片IR2110(Z2)的6脚相连接，所述的第七电容(C7)的另一端与所述的第二驱动芯片IR2110(Z2)的5脚相连接，所述的第二驱动芯片IR2110(Z2)的2脚、11脚、13脚接地，所述的第二驱动芯片IR2110(Z2)的12脚与所述的或门7432的3脚相连接，所述的或门7432的1脚、所述的第一驱动芯片IR2110(Z1)的10脚与所述的与门7408的3脚相连接，所述的或门7432的2脚、4脚与所述的反相器7404的6脚相连接，所述的或门7432的5脚、所述的第二驱动芯片IR2110(Z2)的10脚与所述的与门7408的6脚相连接，所述的或门7432的6脚与所述的第一驱动芯片IR2110(Z1)的12脚相连接，所述的与门7408的1脚与所述的第五运算放大器(U5)的输出端相连接，所述的与门7408的2脚、4脚、所述的反相器7404的5脚与所述的反相器7404的2脚相连接，所述的与门7408的5脚与所述的第六运算放大器(U6)的输出端相连接，所述的第五运算放大器(U5)的反相输入端、所述的第六运算放大器(U6)的反相输入端与所述的锯齿波发生电路(U9)的输出端(U90)相连接，所述的第五运算放大器(U5)的同相输入端、所述的第九二极管(D9)的负极与所述的第二十二电阻(R22)的一端相连接，所述的第二十二电阻(R22)的另一端接地，所述的第九二极管(D9)的正极、所述的第十二电阻(R12)的一端与所述的第三运算放大器(U3)的输出端相连接，所述的第十二电阻(R12)的另一端、所述的第十三电阻(R13)的一端与所述的第三运算放大器(U3)的反相输入端相连接，所述的第十三电阻(R13)的另一端与所述的第二运算放大器(U2)的输出端相连接，所述的第十六电阻(R16)的一端、所述的第十七电阻(R17)的一端与所述的第三运算放大器(U3)的同相输入端相连接，所述的第十六电阻(R16)的另一端与所述的第七运算放大器(U7)的输出端相连接，所述的第十七电阻(R17)的另一端接地，所述的第六运算放大器(U6)的同相输入端、所述的第十二极管(D10)的负极与所述的第二十三电阻(R23)的一端相连接，所述的第二十三电阻(R23)的另一端接地，所述的第十二极管(D10)的正极、所述的第十八电阻(R18)的一端与所述的第四运算放大器(U4)的输出端相连接，所述的第十八电阻(R18)的另一端、所述的第十九电阻(R19)的一端与所述的第四运算放大器(U4)的反相输入端相连接，所述的第二十电阻(R20)的一端、所述的第二十一电阻(R21)的一端与所述的第四运算放大器(U4)的同相输入端相连接，所述的第二十电阻(R20)的另一端与所述的第二运算放大器(U2)的输出端相连接，所述的第二十一电阻(R21)的另一端接地，所述的第十九电阻(R19)的另一端分别与所述的第七运算放大器(U7)的输出端、反相输入端相连接，所述的第十四电阻(R14)的一端、所述的第十五电阻(R15)的一端与所述的第七运算放大器(U7)的同相输入端相连接，所述的第十四电阻(R14)的另一端与所述的滤波电容(Crect)的另一端相连接，所述的第十五电阻(R15)的另一端接地。

6.如权利要求1所述的一种基于最大功率点跟踪的压电振动能量采集***，其特征在于：所述的Buck-Boost单向DC/DC变换器的输入电压为1～30V，输出电压为12V。

7.如权利要求1所述的一种基于最大功率点跟踪的压电振动能量采集***，其特征在于：所述的低压降稳压器LDO采用SPX5205芯片。