CN205792498U - 一种下拉电阻开关电路 - Google Patents

Abstract

本实用新型涉及一种下拉电阻开关电路，该下拉电阻开关电路包括A控制端，B控制端，CC端，电源端，下拉电阻，供电电阻，二极管，trim电路，第一MOS管，第二MOS管，第三MOS管。电路能够在CMOS工艺下实现下拉电阻开关的自导通和调修。使得USB的CC端的电压更加准确，能够快速地被识别。

Description

一种下拉电阻开关电路

技术领域

本实用新型涉及一种下拉电阻开关电路。

背景技术

通用串行总线也称通用串联接口(Universal Serial Bus，缩略词为USB)Type-C接口，是一种全新的USB接口形式，它伴随最新的USB3.1标准在Intel Developer Forum2014(IDF14)展会上正式对外公开。它集数据传输、视频输出及充电于一身，最大数据传输速度达到10Gbps，接近于高清晰度多媒体接口(High Definition Multimedia Interface，缩略词为HDMI)1.4(10.2Gbps)，可以直接传输4K/30p的影像文件，且支持高频带宽度数字内容保护(High-bandwidth Digital Content Protection，缩略词为HDCP)，插座端的尺寸与原来的Micro USB规格一样小，约为8.3mm×2.5mm，USB Type-C数据线可以通过5A电流，同时还支持超出现有USB供电能力的“USB功率输出(Power Delivery，缩略词为PD)”，提供最大100W的电力，此外，还拥有可反复插拔1万次以上的耐久性，支持从正反两面均可***的“正反插”功能，对电磁干扰(Electro Magnetic Interference，缩略词为EMI)和射频干扰(Radio Frequency Interference，缩略词为RFI)的耐性更强。

如图1，type-C芯片是通过在CC端加5.1K下拉电阻，CC端的电压值不同，以此来识别设备与设备之间的不同连接状态。现有的技术方案存在以下问题：设备连接时，电源并未给，控制5.1K下拉电阻的开关无法打开。不同设备连接，CC线上的电压值不同，需要检测到精准的电压。此外，现有技术中，通过图2的方式来实现对下拉电阻的开关，G为控制端，G端接低导通，G端接高关断。此方案缺点是：①CMOS工艺中没有JFET，而普通芯片为降低成本都使用CMOS工艺，若需在芯片中集成JFET，芯片的成本会大幅度增加。②下拉电阻的精度没有保证。在CMOS工艺中，电阻值的偏差可达到±20%以上，会导致检测到的电压值不准，误判断。

实用新型内容

为了解决上述技术问题，本实用新型一方面提供了一种下拉电阻开关电路，所述下拉电阻开关电路包括A控制端，B控制端，CC端，电源端，下拉电阻，供电电阻，二极管，trim电路，第一MOS管，第二MOS管，第三MOS管；

所述trim电路一端接地，另一端与所述第三MOS管的源极连接，所述trim电路用于修调下拉电阻的电阻值；

所述下拉电阻一端连接CC端，另一端与第三MOS管的漏极连接，所述供电电阻一端连接CC端，另一端与第三MOS管的栅极连接，所述第三MOS管的源极与串联的数个trim电阻的一端连接；

所述第一MOS管源极、所述第二MOS管的漏极和所述第三MOS管栅极连接，所述第二MOS管的源极接地，所述第二MOS管的栅极与B控制端连接，所述第一MOS管的栅极与A控制端连接，所述第一MOS管的漏极与所述二极管的负极连接，所述二极管的正极与电源端连接。

所述trim电路包括数个trim电阻、与所述trim电阻数量相同的trimMOS管以及与所述trim电阻数量相同的trim控制端，所述数个trim电阻串联连接，每个所述的trim电阻的两端分别连接所述trim MOS管的漏极和源极，每个所述的trim MOS管的栅极与所述的trim控制端连接，所述串联的数个trim电阻一端接地，另一端与第三MOS管的漏极。

所述trim电阻的数量为2-20个。

所述数个trim电阻的电阻值成等比数列。

所述等比数列的公比为2。

下拉电阻开关电路还包括第四MOS管，第五MOS管，第六MOS管和C控制端，所述第四MOS管的漏极连接第三MOS管的源极，所述第四MOS管的源极接地，所述第五MOS管的漏极连接第三MOS管的栅极，所述第五MOS管的源极连接第四MOS管的栅极，所述第五MOS管的栅极与C控制端连接，所述第六MOS管的漏极与第四MOS管的栅极连接，所述第六MOS管的源极接地，所述第六MOS管的栅极与C控制端连接。

一种USB设备，所述USB设备包括前述的下拉电阻开关电路。

一种电子设备，包括前述的USB设备。

本实用新型实施例所公开的电路能够在CMOS工艺下实现下拉电阻开关的自导通和修调。使得USB的CC端的电压更加准确，能够快速地被识别。

参考以下详细说明更易于理解本申请的上述以及其他特征、方面和优点。

附图说明

图1为type-C芯片识别的示意图。

图2为现有技术中的下拉电阻的电路示意图。

图3为本实用新型的下拉电阻开关电路的示意图。

图4为本实用新型的另一种下拉电阻开关电路的示意图。

其中，附图标记如下所示：

下拉电阻R1，供电电阻R2，二极管D1，第一MOS管M1，第二MOS管M2，第三MOS管M3。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

除非另作定义，此处使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本实用新型专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。

下拉电阻开关电路包括A控制端，B控制端，CC端，电源端，下拉电阻，供电电阻，二极管，trim电路，第一MOS管，第二MOS管，第三MOS管；

所述trim电路一端接地，另一端与所述第三MOS管的源极连接，所述trim电路用于修调下拉电阻的电阻值；

所述下拉电阻一端连接CC端，另一端与第三MOS管的漏极连接，所述供电电阻一端连接CC端，另一端与第三MOS管的栅极连接，所述第三MOS管的源极与串联的数个trim电阻的一端连接；

所述第一MOS管源极、所述第二MOS管的漏极和所述第三MOS管栅极连接，所述第二MOS管的源极接地，所述第二MOS管的栅极与B控制端连接，所述第一MOS管的栅极与A控制端连接，所述第一MOS管的漏极与所述二极管的负极连接，所述二极管的正极与电源端连接。

作为一种优选的技术方案，本实用新型所述的trim电路包括数个trim电阻、与所述trim电阻数量相同的trim MOS管以及与所述trim电阻数量相同的trim控制端，所述数个trim电阻串联连接，每个所述的trim电阻的两端分别连接所述trim MOS管的漏极和源极，每个所述的trim MOS管的栅极与所述的trim控制端连接，所述串联的数个trim电阻一端接地，另一端与第三MOS管的漏极。

作为一种优选的技术方案，本实用新型所述的trim电阻的数量为2-20个。作为一种优选的技术方案，本实用新型所述的数个trim电阻的电阻值成等比数列。作为一种优选的技术方案，本实用新型所述的等比数列的公比为2。

作为一种优选的技术方案，本实用新型所述的下拉电阻开关电路还包括第四MOS管，第五MOS管，第六MOS管和C控制端，所述第四MOS管的漏极连接第三MOS管的源极，所述第四MOS管的源极接地，所述第五MOS管的漏极连接第三MOS管的栅极，所述第五MOS管的源极第四MOS管的栅极，所述第五MOS管的栅极与C控制端连接，所述第六MOS管的漏极与第四MOS管的栅极连接，所述第六MOS管的源极接地，所述第六MOS管的栅极与C控制端连接。

因无电的时候A=B=0，内部芯片对MOS管的信号为0， 外部加一电流源给CC端，通过区域①的电阻对gate供电，使得MOS管导通。解决了芯片本身无电，无法控制开关管的开关问题。

当处于dead battery状态时，芯片本身的供电比CC端外部电流源的供电电压低，会发生CC端通过MOS管的寄生二极管漏电到芯片本身的电源，且CC端电压被钳位，无法进行状态识别的的问题。通过区域②的二极管隔离，防止漏电通路的发生，从而避免CC端电压被钳位的情况发生。

下拉电阻为5.1kΩ，在CMOS工艺中实现的电阻偏差会达到±20%(约±1kΩ)。可通过区域③的trim开关管开关实现电阻的增加或减小，用以抵消电阻本身的偏差，保证下拉电阻始终为5.1kΩ。trim用电阻的数量取决于修调的精度，数量越多，精度越高。例如，设置5个trim电阻，分别为500Ω，250Ω，125Ω，62.5Ω，31.25Ω（总计约1kΩ）。通过5个trim控制端分别控制5个电阻的串联，即可实现对电阻的修正。

当芯片没电时，如开关管通过区域①的电阻打开后，trim电阻用开关信号全为0，若5.1kΩ偏大了1kΩ即为6.1kΩ，且修调用的电阻约1kΩ计入6.1kΩ中。因电阻初始值过大(7.1kΩ)导致CC端电压大于设定值而错误给出连接状态。本实用新型通过区域④的开关管即可解决。当C=0，电阻全部被短路掉。芯片正常工作后C=1，trim电阻部分接入，再正常trim即可。

本实用新型涉及一种USB设备，所述USB设备包括前述的下拉电阻开关电路。

本实用新型还涉及一种电子设备，包括前述的USB设备。所述的电子设备包括笔记本电脑，平板电脑，手机，充电设备等。

实施例1

如图3，下拉电阻开关电路包括A控制端，B控制端，CC端，电源端，下拉电阻，供电电阻，二极管，trim电路，第一MOS管，第二MOS管，第三MOS管；trim电路一端接地，另一端与第三MOS管的源极连接，trim电路用于修调下拉电阻的电阻值；下拉电阻一端连接CC端，另一端与第三MOS管的漏极连接，供电电阻一端连接CC端，另一端与第三MOS管的栅极连接，第三MOS管的源极与串联的数个trim电阻的一端连接；第一MOS管源极、第二MOS管的漏极和第三MOS管栅极连接，第二MOS管的源极接地，第二MOS管的栅极与B控制端连接，第一MOS管的栅极与A控制端连接，第一MOS管的漏极与二极管的负极连接，二极管的正极与电源端连接。trim电路包括数个trim电阻、与trim电阻数量相同的trim MOS管以及与trim电阻数量相同的trim控制端，数个trim电阻串联连接，每个的trim电阻的两端分别连接trim MOS管的漏极和源极，每个的trim MOS管的栅极与的trim控制端连接，串联的数个trim电阻一端接地，另一端与第三MOS管的漏极。

实施例2

如图4，下拉电阻开关电路包括A控制端，B控制端，CC端，电源端，下拉电阻，供电电阻，二极管，trim电路，第一MOS管，第二MOS管，第三MOS管；trim电路一端接地，另一端与第三MOS管的源极连接，trim电路用于修调下拉电阻的电阻值；下拉电阻一端连接CC端，另一端与第三MOS管的漏极连接，供电电阻一端连接CC端，另一端与第三MOS管的栅极连接，第三MOS管的源极与串联的数个trim电阻的一端连接；第一MOS管源极、第二MOS管的漏极和第三MOS管栅极连接，第二MOS管的源极接地，第二MOS管的栅极与B控制端连接，第一MOS管的栅极与A控制端连接，第一MOS管的漏极与二极管的负极连接，二极管的正极与电源端连接。trim电路包括数个trim电阻、与trim电阻数量相同的trim MOS管以及与trim电阻数量相同的trim控制端，数个trim电阻串联连接，每个的trim电阻的两端分别连接trim MOS管的漏极和源极，每个的trim MOS管的栅极与的trim控制端连接，串联的数个trim电阻一端接地，另一端与第三MOS管的漏极。下拉电阻开关电路还包括第四MOS管，第五MOS管，第六MOS管和C控制端，第四MOS管的漏极连接第三MOS管的源极，第四MOS管的源极接地，第五MOS管的漏极连接第三MOS管的栅极，第五MOS管的源极第四MOS管的栅极，第五MOS管的栅极与C控制端连接，第六MOS管的漏极与第四MOS管的栅极连接，第六MOS管的源极接地，第六MOS管的栅极与C控制端连接。

以上所述，仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。凡是根据本实用新型内容所做的均等变化与修饰，均涵盖在本实用新型的专利范围内。

Claims (6)

1.一种下拉电阻开关电路，所述下拉电阻开关电路包括A控制端，B控制端，CC端，电源端，下拉电阻，供电电阻，二极管，trim电路，第一MOS管，第二MOS管，第三MOS管；

所述trim电路一端接地，另一端与所述第三MOS管的源极连接，所述trim电路用于修调下拉电阻的电阻值；

所述下拉电阻一端连接CC端，另一端与第三MOS管的漏极连接，所述供电电阻一端连接CC端，另一端与第三MOS管的栅极连接，所述第三MOS管的源极与串联的数个trim电阻的一端连接；

所述第一MOS管源极、所述第二MOS管的漏极和所述第三MOS管栅极连接，所述第二MOS管的源极接地，所述第二MOS管的栅极与B控制端连接，所述第一MOS管的栅极与A控制端连接，所述第一MOS管的漏极与所述二极管的负极连接，所述二极管的正极与电源端连接。

2.根据权利要求1所述的一种下拉电阻开关电路，其特征在于，所述trim电路包括数个trim电阻、与所述trim电阻数量相同的trim MOS管以及与所述trim电阻数量相同的trim控制端，所述数个trim电阻串联连接，每个所述的trim电阻的两端分别连接所述trim MOS管的漏极和源极，每个所述的trim MOS管的栅极与所述的trim控制端连接，所述串联的数个trim电阻一端接地，另一端与第三MOS管的漏极。

3.根据权利要求2所述的一种下拉电阻开关电路，其特征在于，所述trim电阻的数量为2-20个。

4.根据权利要求2所述的一种下拉电阻开关电路，其特征在于，所述数个trim电阻的电阻值成等比数列。

5.根据权利要求4所述的一种下拉电阻开关电路，其特征在于，所述等比数列的公比为2。

6.根据权利要求1所述的一种下拉电阻开关电路，其特征在于，下拉电阻开关电路还包括第四MOS管，第五MOS管，第六MOS管和C控制端，所述第四MOS管的漏极连接第三MOS管的源极，所述第四MOS管的源极接地，所述第五MOS管的漏极连接第三MOS管的栅极，所述第五MOS管的源极第四MOS管的栅极，所述第五MOS管的栅极与C控制端连接，所述第六MOS管的漏极与第四MOS管的栅极连接，所述第六MOS管的源极接地，所述第六MOS管的栅极与C控制端连接。