CN205582939U - 一种整流器 - Google Patents
一种整流器 Download PDFInfo
- Publication number
- CN205582939U CN205582939U CN201620201355.1U CN201620201355U CN205582939U CN 205582939 U CN205582939 U CN 205582939U CN 201620201355 U CN201620201355 U CN 201620201355U CN 205582939 U CN205582939 U CN 205582939U
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- conductivity type
- conduction type
- protection ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型公开了一种整流器;所述整流器包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第二导电类型体区、第一导电类型增强层、场介质层、栅介质层、栅电极层、上电极金属层和下电极金属层;所述整流器属于超势垒整流器类型,其采用只增加一次离子注入方式形成的增强层能够对MOS沟道区和位于体区间的类似JFET区进行杂质浓度调节,从而该整流器具有制造工艺简单和超低VF的优点。
Description
技术领域
本实用新型涉及功率半导体器件技术领域,具体是一种整流器。
背景技术
功率半导体整流器,广泛应用于功率转换器和电源中。常见的功率半导体整流器包括PIN功率整流器、肖特基势垒整流器和超势垒整流器。
其中PIN功率整流器正向压降大,反向恢复时间长,但漏电较小,并且具有优越的高温稳定性,主要应用于300V以上的中高压范围。
肖特基势垒整流器主要应用于200V以下的中低压范围,其正向压降小,反向恢复时间短,但反向漏电流较高,高温可靠性较差。结势垒控制整流器(JBS)和混合PIN/肖特基整流器(MPS),结合了PIN功率整流器和肖特基势垒功率整流器的优点,是适用于中高压范围的常用整流器结构。
超势垒整流器,在阳极和阴极之间整合并联的整流二极管和MOS晶体管来形成具有较低正向导通电压、较稳定高温性能的整流器件,在100V以下的应用中具有明显的竞争优势。
已经公开的典型的超势垒整流器有多种结构和相应的制造方法,但其VF(正向导通电压)相对较高、制造工艺相对较复杂,还不能满足市场对超低VF、制造工艺简单的整流器的需求。
发明内容
本发明的目的是解决现有技术中,超势垒整流器中VF较高,制造工艺相对复杂等问题。
为实现本发明目的而采用的技术方案是这样的,一种整流器,其特征在于:包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第二导电类型体区、第一导电类型增强层、场介质层、栅介质层、栅电极层、上电极金属层和下电极金属层。
所述重掺杂第一导电类型衬底层覆盖于下电极金属层之上。
所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
所述第二导电类型保护环区和第二导电类型体区覆盖于轻掺杂第一导电类型外延层之上的部分表面。
所述第一导电类型增强层浮空于轻掺杂第一导电类型外延层内部。
所述场介质层和栅介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面。
所述栅电极层覆盖于栅介质层之上。
所述上电极金属层覆盖于介质层、栅电极层和第二导电类型体区之上。所述上电极金属层还覆盖于第二导电类型保护环区之上的部分表面。
进一步,所述第二导电类型保护环区为闭合状的环形结构。环形包围的中间区域为有源区。
进一步,所述第二导电类型体区由一个或者多个重复的结构单元构成。所述第二导电类型体区位于有源区内部,位于有源区边缘的结构单元与第二导电类型保护环区可以接触,也可以不接触。
进一步,所述第一导电类型增强层分布在整个有源区。所述第一导电类型增强层与第二导电类型体区相接触。所述第一导电类型增强层与第二导电类型保护环区可以接触,也可以不接触。
进一步,所述场介质层位于有源区外部。所述栅介质层位于有源区内部。
进一步,所述场介质层还覆盖于第二导电类型保护环区之上的部分表面。所述场介质层与第二导电类型体区不接触。所述场介质层与栅介质层不接触。
进一步,所述栅电极层材料优选多晶硅材料。所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
进一步,所述上电极金属层包括高级硅化物和常规金属。
所述高级硅化物优选钛硅或者铂硅。
所述常规金属优选铝硅或者铝硅铜。
本实用新型的技术效果是毋庸置疑的,本实用新型中的整流器属于超势垒整流器类型,采用只增加一次离子注入方式形成的增强层能够对MOS沟道区和位于体区间的类似JFET区进行杂质浓度调节;所得的产品具有制作工艺简单、超低VF的优点。
附图说明
图1为本实用新型实施例的新器件剖面结构示意图。
图2为本实用新型实施例的新器件1剖面结构示意图;
图3为本实用新型实施例的新器件2剖面结构示意图。
图中:重掺杂第一导电类型衬底层10、轻掺杂第一导电类型外延层20、第二导电类型保护环区21、第二导电类型体区22、第一导电类型增强层23、场介质层30、栅介质层31、栅电极层32、上电极金属层40和下电极金属层50。
具体实施方式
下面结合实施例对本实用新型作进一步说明,但不应该理解为本实用新型上述主题范围仅限于下述实施例。在不脱离本实用新型上述技术思想的情况下,根据本领域普通技术知识和惯用手段,做出各种替换和变更,均应包括在本实用新型的保护范围内。
实施例1:
本实施例中,第一导电类型为N型,第二导电类型为P型。其特征在于:包括N+型衬底层10、N型外延层20、P型保护环区21、P型体区22、N型增强层23、场介质层30、栅介质层31、栅电极层32、上电极金属层40和下电极金属层50。
如图1和图2所示,所述N型外延层20覆盖在N+型衬底层10之上。所述N+型衬底层10为掺杂浓度19次方以上的砷衬底。所述N型外延层20为杂质浓度15到16次方的磷外延层。
所述P型保护环区21和P型体区22覆盖在N型外延层20的部分区域。P型保护环区21是闭合的环形结构,其环绕的中间区域称为有源区。所述P型保护环区21采用剂量13到15次方的硼注入后1150度退火形成。
所述P型体区22由一个或者多个重复的结构单元构成,并且所有重复单元均位于有源区内,位于有源区边缘的重复单元与P型保护环区21不接触。所述P型体区22采用剂量为13次方、能量80KeV的硼注入后快速退火的方式形成。
所述N型增强层23浮空在N型外延层20内部,并分布在P型体区22的重复单元之间。N型增强层23分布在整个有源区内,与相 邻的P型体区22的重复单元接触,与P型保护环区21接触。所述N型增强层23采用剂量为12次方,能量为150KeV的砷注入后经过高温退火形成。如图3所示为N型增强区的浓度分布。
所述场介质层30和栅介质层31覆盖在N型外延层20之上的部分表面。场介质层30位于有源区外,栅介质层31位于有源区内。场介质层30与P型保护环区21接触,与P型体区22不接触,与栅介质层31不接触。所述场介质层30约1微米。所述栅介质层31约0.1微米。
所述栅电极层32为掺杂多晶层,覆盖在栅介质层之上。
所述上电极金属层40连接P型保护环区21和P型体区22,同时,上电极金属层40还覆盖在栅电极层32和场介质层30之上。
所述下电极金属层50位于重掺杂第一导电类型衬底层10之下。
由图2给出的本实施例新器件1剖面结构示意图和图3给出的N型增强层的浓度分布,可以看出,采用砷杂质掺杂的N型增强层对MOS沟道区和位于P型体区间的类似JFET区进行杂质浓度调节。
实施例2:
本实施例中,第一导电类型为N型,第二导电类型为P型,其特征在于:包括N+型衬底层10、N型外延层20、P型保护环区21、P型体区22、N型增强层23、场介质层30、栅介质层31、栅电极层32、上电极金属层40和下电极金属层50。
如图1所示,所述N型外延层20覆盖在N+型衬底层10之上。所述N+型衬底层10为掺杂浓度19次方以上的砷衬底。所述N型外延层20为杂质浓度15到16次方的磷外延层。
所述P型保护环区21和P型体区22覆盖在N型外延层20的部分区域。P型保护环区21是闭合的环形结构,其环绕的中间区域称为有源区。所述P型保护环区21采用剂量13到15次方的硼注入后1150度退火形成。
所述P型体区22由一个或者多个重复的结构单元构成,并且所有重复单元均位于有源区内,位于有源区边缘的重复单元与P型保护环区21不接触。所述P型体区22采用剂量为13次方、能量80KeV的硼注入后快速退火的方式形成。
所述N型增强层23浮空在N型外延层20内部,并分布在P型 体区22的重复单元之间。N型增强层23分布在整个有源区内,与相邻的P型体区22的重复单元接触,与P型保护环区21接触。所述N型增强层23采用剂量为12次方,能量为120KeV的磷注入后经过高温退火形成。
所述场介质层30和栅介质层31覆盖在N型外延层20之上的部分表面。场介质层30位于有源区外,栅介质层31位于有源区内。场介质层30与P型保护环区21接触,与P型体区22不接触,与栅介质层31不接触。所述场介质层30约1微米。所述栅介质层31约0.1微米。
所述栅电极层32为掺杂多晶层,覆盖在栅介质层之上。
所述上电极金属层40连接P型保护环区21和P型体区22,同时,上电极金属层40还覆盖在栅电极层32和场介质层30之上。
所述下电极金属层50位于重掺杂第一导电类型衬底层10之下。
Claims (8)
1.一种整流器,其特征在于:包括重掺杂第一导电类型衬底层(10)、轻掺杂第一导电类型外延层(20)、第二导电类型保护环区(21)、第二导电类型体区(22)、第一导电类型增强层(23)、场介质层(30)、栅介质层(31)、栅电极层(32)、上电极金属层(40)和下电极金属层(50);
所述重掺杂第一导电类型衬底层(10)覆盖于下电极金属层(50)之上;
所述轻掺杂第一导电类型外延层(20)覆盖于重掺杂第一导电类型衬底层(10)之上;
所述第二导电类型保护环区(21)和第二导电类型体区(22)覆盖于轻掺杂第一导电类型外延层(20)之上的部分表面;
所述第一导电类型增强层(23)浮空于轻掺杂第一导电类型外延层(20)内部;
所述场介质层(30)和栅介质层(31)覆盖于轻掺杂第一导电类型外延层(20)之上的部分表面;
所述栅电极层(32)覆盖于栅介质层(31)之上;
所述上电极金属层(40)覆盖于介质层(30)、栅电极层(32)和第二导电类型体区(22)之上;所述上电极金属层(40)还覆盖于第二导电类型保护环区(21)之上的部分表面。
2.根据权利要求1所述的一种整流器,其特征在于:所述第二导电类型保护环区(21)为闭合状的环形结构;环形包围的中间区域为有源区。
3.根据权利要求1或2所述的一种整流器,其特征在于:所述第二导电类型体区(22)由一个或者多个重复的结构单元构成;所述第二导电类型体区(22)位于有源区内部,位于有源区边缘的结构单元与第二导电类型保护环区(21)可以接触,也可以不接触。
4.根据权利要求1或2所述的一种整流器,其特征在于:所述第一导电类型增强层(23)分布在整个有源区;所述第一导电类型增强层(23)与第二导电类型体区(22)相接触;所述第一导电类型增强层(23)与第二导电类型保护环区(21)可以接触,也可以不接触。
5.根据权利要求1或2所述的一种整流器,其特征在于:所述 场介质层(30)位于有源区外部;所述栅介质层(31)位于有源区内部。
6.根据权利要求1或2所述的一种整流器,其特征在于:所述场介质层(30)还覆盖于第二导电类型保护环区(21)之上的部分表面;所述场介质层(30)与第二导电类型体区(22)不接触;所述场介质层(30)与栅介质层(31)不接触。
7.根据权利要求1或2所述的一种整流器,其特征在于:所述栅电极层(32)材料优选多晶硅材料;所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
8.根据权利要求1或2所述的一种整流器,其特征在于:所述上电极金属层(40)包括高级硅化物和常规金属。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620201355.1U CN205582939U (zh) | 2016-03-16 | 2016-03-16 | 一种整流器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620201355.1U CN205582939U (zh) | 2016-03-16 | 2016-03-16 | 一种整流器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205582939U true CN205582939U (zh) | 2016-09-14 |
Family
ID=56868883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201620201355.1U Active CN205582939U (zh) | 2016-03-16 | 2016-03-16 | 一种整流器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205582939U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107204336A (zh) * | 2016-03-16 | 2017-09-26 | 重庆中科渝芯电子有限公司 | 一种高效整流器及其制造方法 |
-
2016
- 2016-03-16 CN CN201620201355.1U patent/CN205582939U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107204336A (zh) * | 2016-03-16 | 2017-09-26 | 重庆中科渝芯电子有限公司 | 一种高效整流器及其制造方法 |
CN107204336B (zh) * | 2016-03-16 | 2023-10-20 | 重庆中科渝芯电子有限公司 | 一种高效整流器及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103022156B (zh) | 带有集成肖特基势垒二极管的沟槽mosfet器件 | |
US20100032790A1 (en) | Rectifier With PN Clamp Regions Under Trenches | |
WO2012137659A1 (ja) | 半導体装置およびその製造方法 | |
US20110309438A1 (en) | Semiconductor apparatus and manufacturing method thereof | |
US9006062B2 (en) | Method of manufacturing a semiconductor device including an edge area | |
US20160260844A1 (en) | Trench semiconductor device having multiple trench depths and method | |
CN104518006A (zh) | 一种耗尽型沟道超势垒整流器及其制造方法 | |
US9018633B2 (en) | Semiconductor device | |
CN104393056B (zh) | 一种积累型二极管 | |
US8026160B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
CN107946371B (zh) | 一种肖特基势垒接触的超势垒整流器及其制造方法 | |
TW201327819A (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
CN203300654U (zh) | 斜沟槽肖特基势垒整流器件 | |
US20150295082A1 (en) | Semiconductor devices and methods of manufacturing the same | |
US9406788B2 (en) | Structure of a trench MOS rectifier and method of forming the same | |
CN205582939U (zh) | 一种整流器 | |
CN104393055B (zh) | 一种具有浮岛结构的沟槽型二极管 | |
CN107204336B (zh) | 一种高效整流器及其制造方法 | |
CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
CN206574720U (zh) | 一种肖特基势垒接触的超势垒整流器 | |
CN206179874U (zh) | 一种浅埋层高压肖特基整流器 | |
CN207517702U (zh) | 一种双外延超级势垒整流器 | |
CN207743229U (zh) | 一种肖特基接触超级势垒整流器 | |
CN107946375B (zh) | 一种双外延超级势垒整流器 | |
CN206179873U (zh) | 一种带有表面杂质浓度调节区的肖特基整流器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |