CN205176095U - 一种微型示波器 - Google Patents

Abstract

本申请提供了一种微型示波器，包括：输入端与信号输入端相连，输出端与自动增益单元的输入端相连的衰减单元；输入端与所述自动增益单元的输出端相连，输出端与信号转换单元的输入端相连的缓冲单元；输入端与所述信号转换单元的输出端相连，输出端与FPGA单元的输入端相连的模数转换单元；所述FPGA单元还同时与MCU以及所述自动增益单元相连；与所述MCU相连的按键、电位器控制单元以及显示单元。该示波器采用相对简单的模拟链路，数据处理以及显示控制等由FPGA和MCU完成，而且是单通道的示波器，减少了元器件，在降低成本，减小体积的基础上，实现了基本的信号检测和数据处理，能满足基本的信号检测需求。

Description

一种微型示波器

技术领域

本申请设计便携式测量技术领域，尤其涉及一种微型示波器。

背景技术

示波器作为电子工程师最常用的工具之一，是一种用途十分广泛的电子测量仪器，可以用来测量信号的幅度、频率、谐波等参数，它能把肉眼看不见的电信号变换成看得见的图像，便于人们研究各种电现象的变化过程。

现用的示波器，大多数都是用在实验室当中使用，除了能检测宽范围的信号外，还能对信号实现各种复杂的处理与计算，因此，其结构、功能复杂，体积庞大，价格昂贵，且不便于携带。

实用新型内容

有鉴于此，本申请提供了一种微型的示波器，以克服现有技术中的示波器结构、功能复杂，体积庞大，价格昂贵，且不便于携带的问题。

为实现上述目的，本申请提供了以下技术方案：

一种微型示波器，包括：

输入端与信号输入端相连，输出端与自动增益单元的输入端相连的衰减单元；

输入端与所述自动增益单元的输出端相连，输出端与信号转换单元的输入端相连的缓冲单元；

输入端与所述信号转换单元的输出端相连，输出端与FPGA单元的输入端相连的模数转换单元；

所述FPGA单元还同时与MCU以及所述自动增益单元相连；

与所述MCU相连的按键、电位器控制单元以及显示单元。

优选的，所述衰减单元包括：可选10倍衰减单元和20倍固定衰减单元。

优选的，所述可选10倍衰减单元包括：第一选择开关、第一电阻衰减网络电路和第一电容补偿网络电路，其中，

所述第一电阻衰减网络电路包括：

一端与所述第一选择开关的第二路输出端相连，另一端通过第二电阻接地的第一电阻；

所述第一电容补偿网络电路包括：

与所述第一电阻并联的第一电容；

与所述第二电阻并联的第二电容；

与所述第一电容并联的第一可调电容。

优选的，所述20倍固定衰减单元包括：第二电阻衰减网络电路和第二电容补偿网络电路，其中，

所述第二电阻衰减网络电路包括：

一端与所述可选10倍衰减单元的输出端相连，另一端通过第四电阻接地的第三电阻；

所述第二电容补偿网络电路包括：

与所述第三电阻并联的第三电容；

与所述第四电阻并联的第四电容；

与所述第三电容并联的第二可调电容。

优选的，所述衰减单元还包括：设置于所述可选10倍衰减单元和所述20倍固定衰减单元之间的可选交流耦合单元，包括：

输入端与所述可选10倍衰减单元的输出端相连，第二路输出端与所述20倍固定衰减单元的输入端相连的第二选择开关；

一端与所述第二选择开关的第一路输出端相连，另一端通过第五电容与所述20倍固定衰减单元的输入端相连的第五电阻。

优选的，所述自动增益单元包括：宽带宽运放单元和模拟开关单元。

优选的，还包括：设置于所述信号转换单元以及所述模数转换单元之间的低通滤波器。

优选的，所述缓冲单元为Buffer缓冲器。

优选的，所述Buffer缓冲器具体为轨到轨输出运算放大器。

优选的，所述显示单元为LCD显示屏。

优选的，所述信号转换单元为单端输入至差分输出信号转换电路。

优选的，所述MCU为基于ARMCortex-M4内核的MCU。

由以上技术方案可知，本申请提供了一种微型示波器，包括：输入端与信号输入端相连，输出端与自动增益单元的输入端相连的衰减单元；输入端与所述自动增益单元的输出端相连，输出端与信号转换单元的输入端相连的缓冲单元；输入端与所述信号转换单元的输出端相连，输出端与FPGA单元的输入端相连的模数转换单元；所述FPGA单元还同时与MCU以及所述自动增益单元相连；与所述MCU相连的按键、电位器控制单元以及显示单元。该示波器采用相对简单的模拟链路，数据处理以及显示控制等由FPGA和MCU完成，而且是单通道的示波器，减少了元器件，在降低成本，减小体积的基础上，实现了基本的信号检测和数据处理，能满足基本的信号检测需求。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请提供的一种微型示波器的结构示意图；

图2为本申请提供的一种衰减单元的电路图；

图3为本申请提供的一种自动增益单元的电路图；

图4为本申请提供的一种Buffer缓冲器的电路图；

图5为本申请提供的一种信号转换单元的电路图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

为克服现有技术中的示波器结构、功能复杂，体积庞大，价格昂贵，且不便于携带的问题，本申请提供了一种微型的示波器，具体方案如下所述：

本实施例提供了一种微型示波器，如图1所示，图1为本申请提供的一种微型示波器的结构示意图。该示波器包括：

输入端与信号输入端相连，输出端与自动增益单元102的输入端相连的衰减单元101；

本申请的示波器的输入信号幅度范围为-40V～+40V，模拟带宽可达20MHz。

衰减单元101包括：可选10倍衰减单元1011和20倍固定衰减单元1012。如图2所示，图2为本申请提供的一种衰减单元的电路图。可选10倍衰减单元包括：第一选择开关、第一电阻衰减网络电路和第一电容补偿网络电路，其中，可选10倍衰减单元的选择与否是通过第一选择开关S1实现的，

第一电阻衰减网络电路包括：

一端与第一选择开关S1的第二路输出端相连，另一端通过第二电阻R2接地的第一电阻R1；

第一电容补偿网络电路包括：

与第一电阻R1并联的第一电容C1；

与第二电阻R2并联的第二电容C2；

与第一电容C1并联的第一可调电容C3。

20倍固定衰减单元包括：第二电阻衰减网络电路和第二电容补偿网络电路，其中，

第二电阻衰减网络电路包括：

一端与可选10倍衰减单元的输出端(即第一选择开关S1的第一路输出端以及第一电阻与第二电阻的连接点输出端)相连，和另一端通过第四电阻R4接地的第三电阻R3；

第二电容补偿网络电路包括：

与第三电阻R3并联的第三电容C4；

与第四电阻R4并联的第四电容C5；

与第三电容C4并联的第二可调电容C6。

具体的，如图2所示，衰减单元还包括：设置于可选10倍衰减单元和20倍固定衰减单元之间的可选交流耦合单元，包括：

输入端与可选10倍衰减单元的输出端相连，第二路输出端与20倍固定衰减单元的输入端(即第三电阻R3远离第四电阻R4的一端)相连的第二选择开关S2；

一端与第二选择开关S2的第一路输出端相连，另一端通过第五电容C7与20倍固定衰减单元的输入端相连的第五电阻R5。

图中R1、R2、R3、R4为分压电阻，C1、C2、C4、C5为补偿电容，C3、C6为可调电容，用来微调上部分的电容值。

因为示波器观测的是一个频带段以内的信号，为了保证在通频带范围以内衰减因子不变，必须要辅助电容补偿网络，由电阻衰减网络电路和电容补偿网络电路共同作用。

如图2所示，闭合第一选择开关S1的上路开关则不选择10倍衰减，闭合下路开关则选择10倍衰减，电阻分压、电容补偿带宽。第二选择开关S2为选择直流耦合和交流耦合的开关，闭合上路开关则选择交流耦合，闭合下路开关则选择直流耦合；20倍固定衰减单元用来扩大输入信号的范围。

其中，本申请中的可选10倍衰减单元代替了传统示波器探头上的10倍可选衰减，由一个两路的拨码开关来实现，当开通其中一路而关断另外一路时信号不经过任何网络而直接接入后级，相反仅另外一路开启时，信号会经过一个由电阻和电容组成的衰减网络才会传入后级，其中的拨码开关通断由人为控制。传统的10倍衰减集成在探头上，结构复杂，通过线缆上带开关从而可选衰减或不衰减，而且由于工艺制造做成单的线缆等问题导致造价比较昂贵，成本高，本新型选择的是便宜的电阻与电容板载在板子上，其结构简单，能够实现基本功能，能减小成本。

该10倍衰减单元补偿3dB带宽为25MHz，即当输入信号在0-25MHZ的频率带宽范围内，随着频率升高，信号幅度逐渐下降，当信号频率达到最高25MHz时，幅度下降为原幅度的

直通后级指的是当控制10倍衰减的那一路拨码开关断开，而另一路闭合时，信号不经过任何衰减后直接通过导线连入后级电路。

自动增益单元102包括：宽带宽运放单元1021和模拟开关单元1022。宽带宽运放单元和模拟开关单元组合可以实现四组不同增益。

具体的，宽带宽运放单元的-3dB带宽为1050MHz，失调电压最大值为2mV，可改变反馈电阻来改变电压放大倍数。

模拟开关单元的导通内阻不高于4欧姆，-3dB带宽大于200MHz。

图3为本申请提供的一种自动增益单元的电路图，如图所示，31表示一个宽带宽的运放，包括一个型号为ADA4817-1的运算放大器芯片U1，U1的正电源端口+Vs通过电感L1与+5V电源相连，电感L1远离+5V电源的一端通过电容C1接地，同时还通过电阻R1与U1的掉电端口相连，U1的负电源端口-Vs通过电感L2与-5V电源相连，同时还通过并联的两个电容C2和C3接地，U1的同相输入端口+IN与电阻R2相连，U1的反相输入端口-IN通过电容C4与U1的反馈引脚FB相连，电阻R3与电容C4并联。

32表示一个导通内阻很低的模拟开关，采用型号为ADG711的芯片。

33表示四路反馈电阻，FPGA单元控制模拟开关32的四路通道的开关状态，改变接入运放31的反馈电阻，从而改变放大倍数。

输入端与自动增益单元102的输出端相连，输出端与信号转换单元104的输入端相连的缓冲单元103；

缓冲单元为Buffer缓冲器，用于实现运放和模数转换单元驱动器的阻抗匹配。Buffer缓冲器具体采用轨到轨输出运算放大器，-3dB带宽为230MHz,输入失调电压最大值为0.5mV，固定增益为1。

如图4所示，图4为本申请提供的一种Buffer缓冲器的电路图，包括：型号为ADA4897-1的芯片U1，U1的正电源端口+Vs与+5V电源相连，+5V电源还通过电容C1接地，U1的负电源端口-Vs通过电感L1与-5V电源相连，同时还通过电容C2接地。

信号转换单元为单端输入至差分输出信号转换电路，用于接收前级Buffer缓冲器的单端输入信号，转化为差分形式的双端信号输出，-3dB带宽为1.9GHz。其转化两路差分信号所需的基准电压来自于后级的模数转换单元。

如图5所示，图5为本申请提供的一种信号转换单元的电路图，包括：型号为ADA4937-1的芯片U1，U1的四个正电源端口+Vs与掉电端口相连，同时通过电感L1与+5V电源相连；+5V电源通过电容C1接地，电感L1远离+5V电源的一端通过电容C2接地，电容C3和电容C4分别与电容C2并联；U1的负反馈引脚-FB通过电阻R1与同相输入端口+IN相连，反相输入端口-IN通过电阻R4接地，同时通过电阻R5与正反馈引脚+FB相连。

输入端与信号转换单元104的输出端相连，输出端与FPGA(Field-ProgrammableGateArray，即现场可编程门阵列)单元106的输入端相连的模数转换单元105；

FPGA单元106还同时与MCU107以及自动增益单元102相连；

模数转换单元的采样频率最高为100MHz，差分输入，然后并口10位输出到FPGA单元，输出格式可选补码二进制和偏移二进制。FPGA单元内部实现FIFO(FirstInputFirstOutput，先进先出队列)缓存以平衡模数转换单元的高速率和MCU的低处理速度，在FPGA单元内部还可以实现输入信号最大值最小值以及频率检测计算、分频与倍频、触发控制等数据处理操作，及通过MCU传输来的不同命令发送不同的数据等通信功能。模数转换单元的时钟来自于FPGA单元。

FPGA单元芯片内部查找表LUT(Look-Up-Table，显示查找表)数量为2000个，内部有FIFO和SPI(SerialPeripheralInterface，串行外设接口)硬核，其中，MCU与FPGA单元之间通过SPI接口进行通信。

与MCU107相连的按键108、电位器控制单元109以及显示单元110。

MCU为基于ARMCortex-M4内核的MCU。显示单元为像素为320X240的LCD显示屏。

MCU用于控制LCD显示屏显示波形和参数信息等；MCU通过采集按键和电位器控制单元的输入，相应地改变LCD显示屏的显示状态，并实现触发控制方式的选择、采样频率的控制等。

本申请提供的该微型示波器可以检测0～20MHz范围内信号，电路实现简单、体积小，便于携带，适合于大多数常规的测量场合。

具体的，本申请提供的该微型示波器采用+5V、-5V和+3.3V三路供电的可选电源接口，该可选电源接口用来连接外部的供电电源，示波器根据自身各个芯片供电电压需求采用+5V，-5V和+3.3V三路进行供电。

具体的，该微型示波器还包括设置于信号转换单元以及所述模数转换单元之间的低通滤波器，采用由电阻和电容组成的双路RC结构，-3dB带宽为30MHz。可以选择一个10位转换精度，最高采样速率可达100MHz及以上的模数转换器，输出格式可配置为补码二进制或偏移二进制，在本申请中不做限定，可根据实际需要选择。

本申请提供的该微型示波器，当信号经输入端口进入***后，经过可选10倍衰减，具体的，当输入信号超过-4V或+4V幅度范围时，视之为大幅度信号，选择10倍衰减，在-4V到+4V范围间的信号视为小幅度信号，可不选10倍衰减。

接下来20倍固定衰减到一定的幅度范围内，即-0.2V—0.2V间。

对于小信号来说，经过20倍衰减后幅度非常小，若不经过后级增益放大，则测量出的误差很大，通过选择接通不同的反馈电阻到运算放大器的反相输入端能实现不同的放大倍数，初始状态时，反馈电阻最小，增益倍数是5倍，信号传输到FPGA单元后通过算法比较，若幅度比较小，则控制模拟开关选通不同的反馈电阻，一共有四路反馈电阻可选，分别实现增益为5、6.67、10和20倍。FPGA根据采集的模数转换单元传输过来的数据幅度，调整模拟开关单元不同通道的开关状态，选择不同的反馈电阻，调整放大倍数，使输出信号幅度在±1V范围内。

接下来经过缓冲器改变输出阻抗，经过信号转换单元转化为差分信号进入模数转换单元，最后转换的二进制信号传输到FPGA单元中，FPGA内部构件FIFO缓存，对数据进行处理，通过SPI总线与MCU通信，传输数据和命令，MCU对接收到的数据处理显示到LCD上，电位器控制单元及按键用来改变显示波形的左右拉伸和上下缩放、采样频率和触发方式等。

由以上技术方案可知，本申请提供了一种微型示波器，该示波器包括：输入端与信号输入端相连，输出端与自动增益单元的输入端相连的衰减单元；输入端与所述自动增益单元的输出端相连，输出端与信号转换单元的输入端相连的缓冲单元；输入端与所述信号转换单元的输出端相连，输出端与FPGA单元的输入端相连的模数转换单元；所述FPGA单元还同时与MCU以及所述自动增益单元相连；与所述MCU相连的按键、电位器控制单元以及显示单元。该示波器采用相对简单的模拟链路，数据处理以及显示控制等由FPGA和MCU完成，而且是单通道的示波器，减少了元器件，缩减了成本，在降低成本，减小体积的基础上，实现了基本的信号检测和数据处理，能满足基本的信号检测需求。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种微型示波器，其特征在于，包括：

输入端与信号输入端相连，输出端与自动增益单元的输入端相连的衰减单元；

输入端与所述自动增益单元的输出端相连，输出端与信号转换单元的输入端相连的缓冲单元；

输入端与所述信号转换单元的输出端相连，输出端与FPGA单元的输入端相连的模数转换单元；

所述FPGA单元还同时与MCU以及所述自动增益单元相连；

与所述MCU相连的按键、电位器控制单元以及显示单元。

2.根据权利要求1所述的微型示波器，其特征在于，所述衰减单元包括：可选10倍衰减单元和20倍固定衰减单元。

3.根据权利要求2所述的微型示波器，其特征在于，所述可选10倍衰减单元包括：第一选择开关、第一电阻衰减网络电路和第一电容补偿网络电路，其中，

所述第一电阻衰减网络电路包括：

一端与所述第一选择开关的第二路输出端相连，另一端通过第二电阻接地的第一电阻；

所述第一电容补偿网络电路包括：

与所述第一电阻并联的第一电容；

与所述第二电阻并联的第二电容；

与所述第一电容并联的第一可调电容。

4.根据权利要求2所述的微型示波器，其特征在于，所述20倍固定衰减单元包括：第二电阻衰减网络电路和第二电容补偿网络电路，其中，

所述第二电阻衰减网络电路包括：

一端与所述可选10倍衰减单元的输出端相连，另一端通过第四电阻接地的第三电阻；

所述第二电容补偿网络电路包括：

与所述第三电阻并联的第三电容；

与所述第四电阻并联的第四电容；

与所述第三电容并联的第二可调电容。

5.根据权利要求2所述的微型示波器，其特征在于，所述衰减单元还包括：设置于所述可选10倍衰减单元和所述20倍固定衰减单元之间的可选交流耦合单元，包括：

输入端与所述可选10倍衰减单元的输出端相连，第二路输出端与所述20倍固定衰减单元的输入端相连的第二选择开关；

一端与所述第二选择开关的第一路输出端相连，另一端通过第五电容与所述20倍固定衰减单元的输入端相连的第五电阻。

6.根据权利要求1所述的微型示波器，其特征在于，所述自动增益单元包括：宽带宽运放单元和模拟开关单元。

7.根据权利要求1所述的微型示波器，其特征在于，还包括：设置于所述信号转换单元以及所述模数转换单元之间的低通滤波器。

8.根据权利要求1所述的微型示波器，其特征在于，所述缓冲单元为Buffer缓冲器。

9.根据权利要求8所述的微型示波器，其特征在于，所述Buffer缓冲器具体为轨到轨输出运算放大器。

10.根据权利要求1所述的微型示波器，其特征在于，所述显示单元为LCD显示屏。