CN205142058U - 一种双绕组直流无刷电机冗余控制*** - Google Patents
一种双绕组直流无刷电机冗余控制*** Download PDFInfo
- Publication number
- CN205142058U CN205142058U CN201520836633.6U CN201520836633U CN205142058U CN 205142058 U CN205142058 U CN 205142058U CN 201520836633 U CN201520836633 U CN 201520836633U CN 205142058 U CN205142058 U CN 205142058U
- Authority
- CN
- China
- Prior art keywords
- pin
- chip
- main control
- output
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 title claims abstract description 49
- 238000001514 detection method Methods 0.000 claims abstract description 61
- 239000003990 capacitor Substances 0.000 claims description 15
- 101100236764 Caenorhabditis elegans mcu-1 gene Proteins 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 101100136062 Mycobacterium tuberculosis (strain ATCC 25618 / H37Rv) PE10 gene Proteins 0.000 claims description 4
- 101100136063 Mycobacterium tuberculosis (strain ATCC 25618 / H37Rv) PE11 gene Proteins 0.000 claims description 4
- 101100136064 Mycobacterium tuberculosis (strain ATCC 25618 / H37Rv) PE13 gene Proteins 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 230000009897 systematic effect Effects 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 101001133056 Homo sapiens Mucin-1 Proteins 0.000 description 2
- 102100034256 Mucin-1 Human genes 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101100136061 Mycobacterium tuberculosis (strain ATCC 25618 / H37Rv) PE9 gene Proteins 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
本实用新型涉及双绕组直流无刷电机冗余控制***，包括主份控制***，主份控制***的输入端与第一转子位置检测电路的输出端相连，主份控制***的输出端与第一电机绕组相连，主份控制***输出同步信号至备份控制***，主份控制***发送其内第一主控芯片的状态信息、第一驱动芯片的状态信息至仲裁器；所述备份控制***的输入端与第二转子位置检测电路的输出端相连，备份控制***的输出端与第二电机绕组相连，备份控制***输出其内第二主控芯片的状态信息、第二驱动芯片的状态信息至仲裁器。本实用新型在主份控制***发生故障时，能够实现主份控制***到备份控制***的同步切换，确保***的正常运行。
Description
技术领域
本实用新型涉及伺服控制***技术领域，尤其是一种双绕组直流无刷电机冗余控制***。
背景技术
双绕组直流无刷电机具有质量体积小，可靠性高的优点，并具有半功率和全功率两种工作模式，当一组绕组损坏时，电机仍然可以继续运行，它的这种优良特性越来越受到重视，并被运用于线控转向***、自动化立体仓库穿梭车等领域，取得了良好效果。
现代复杂条件下的运动控制***中，提高***的可靠性，即保证***在故障情况下仍然可以同步切换、维持工作以减少***停止的工作时间是一个很重要的问题。控制***的冗余设计是解决该问题的一个行之有效的方法。目前国内对双绕组直流无刷电机冗余控制***的研究甚少，将双绕组电机与冗余控制***结合，可以很大程度上提高***可靠性，减少***故障后的停机时间，在工业、军事等方面具有重要应用前景。
实用新型内容
本实用新型的目的在于提供一种实现双绕组直流无刷电机控制***之间多种通信和故障检测功能，并且能够在故障状态下实现主/从***的同步切换，确保***的正常运行的双绕组直流无刷电机冗余控制***。
为实现上述目的，本实用新型采用了以下技术方案：一种双绕组直流无刷电机冗余控制***，包括主份控制***、备份控制***和仲裁器，所述主份控制***的输入端与第一转子位置检测电路的输出端相连，主份控制***的输出端与第一电机绕组相连，主份控制***输出同步信号至备份控制***，主份控制***发送其内第一主控芯片的状态信息、第一驱动芯片的状态信息至仲裁器；所述备份控制***的输入端与第二转子位置检测电路的输出端相连，备份控制***的输出端与第二电机绕组相连，备份控制***输出其内第二主控芯片的状态信息、第二驱动芯片的状态信息至仲裁器。
所述主份控制***由第一主控芯片、第一信号锁存器、第一驱动芯片、第一三相桥式驱动电路、第一相电流检测电路、第一PWM输出检测电路和第一转子位置检测电路组成，第一主控芯片采用ARM微控制器STM32F103，所述第一主控芯片的PWM1～6脚输出PWM信号至第一信号锁存器，第一主控芯片的IO_0脚输出第一主控芯片的状态信息至仲裁器的MCU1端，第一主控芯片的IO_1脚输出第一驱动芯片的状态信息至仲裁器的Driver1端，第一主控芯片的串口USART_TX发送同步信号至第二主控芯片的串口USART_RX，第一信号锁存器的输出端与第一驱动芯片的输入端相连，第一驱动芯片分两路输出，一路与第一三相桥式驱动电路的输入端相连，另一路通过第一PWM输出检测电路与第一主控芯片的第一输入端相连，第一三相桥式驱动电路分两路输出，一路与第一电机绕组相连，另一路通过第一相电流检测电路与第一主控芯片的第二输入端相连，第一主控芯片的第三输入端与用于检测电机转子位置的第一转子位置检测电路的输出端相连。
所述备份控制***由第二主控芯片、第二信号锁存器、第二驱动芯片、第二三相桥式驱动电路、第二相电流检测电路、第二PWM输出检测电路和第二转子位置检测电路组成，第二主控芯片采用ARM微控制器STM32F103，所述第二主控芯片的PWM1～6脚输出PWM信号至第二信号锁存器，第二主控芯片的IO_0脚输出第二主控芯片的状态信息至仲裁器的MCU2端，第二主控芯片的IO_1脚输出第二驱动芯片的状态信息至仲裁器的Driver2端，第二信号锁存器的输出端与第二驱动芯片的输入端相连，第二驱动芯片分两路输出，一路与第二三相桥式驱动电路的输入端相连，另一路通过第二PWM输出检测电路与第二主控芯片的第一输入端相连，第二三相桥式驱动电路分两路输出，一路与第二电机绕组相连，另一路通过第二相电流检测电路与第二主控芯片的第二输入端相连，第二主控芯片的第三输入端与用于检测电机转子位置的第二转子位置检测电路的输出端相连。
所述仲裁器由第一与门、第二与门和非门组成，第一与门的输入端接收第一主控芯片发送的第一主控芯片的状态信息、第一驱动芯片的状态信息，第二与门的第一输入端接收第二主控芯片发送的第二主控芯片的状态信息、第二驱动芯片的状态信息，第一与门分两路输出，一路输出用于控制第一信号锁存器通断的控制信号Latch1，另一路与非门的输入端相连，非门的输出端与第二与门的第二输入端相连，第二与门的输出端输出用于控制第二信号锁存器通断的控制信号Latch2。
所述第一信号锁存器采用芯片74LS273，其引脚1为锁存使能端，高电平有效，连接仲裁器的Latch1端；其引脚3、引脚4、引脚7、引脚8、引脚13、引脚14为输入端，分别与第一主控芯片的输出引脚PE9、引脚PE8、引脚PE11、引脚PE10、引脚PE13、引脚PE12连接；其引脚2、引脚5、引脚6、引脚9、引脚12、引脚15为输出端，分别与第一驱动芯片的输入引脚5、引脚4、引脚2、引脚3、引脚12、引脚11连接；其引脚10接地；其引脚11为时钟触发输入引脚，与第一主控芯片的输出引脚PE14连接；其引脚16、引脚17、引脚18、引脚19悬空，引脚20接+5V。
所述第一驱动芯片采用HIP4086芯片，其引脚20与电压+12V相连，引脚6接地；其引脚16、引脚1和引脚13为高边自举电源引脚；其引脚18、引脚23和引脚15为高边源极连接引脚；其引脚16通过自举二极管D19与电压+12V相连，再通过自举电容C27与引脚18相连，最后经二极管D17接地；引脚1通过自举二极管D20与电压+12V相连，再通过自举电容C28与引脚23相连，最后经二极管D16接地；引脚13通过自举二极管D18与电压+12V相连，再通过自举电容C26与引脚15相连，最后经二极管D15接地；引脚5、引脚2和引脚12为高端逻辑电平输入引脚，引脚4、引脚3和引脚11为低端逻辑电平输入引脚，这六个引脚均与第一信号锁存器的输出端相连；引脚7为死区时间设定引脚，通过电阻R20与电压+12V相连，引脚8为欠压设定引脚，悬空；引脚9为刷新脉冲设定引脚，通过电容C25接地，引脚10为禁用输入引脚，通过电阻R18与+3.3V相连；引脚17、引脚24、引脚14为高边输出引脚，与第一三相桥式驱动电路的对应相位的高端功率MOS管的栅极相连，引脚24同时串联分压电阻R24、分压电阻R25后接地，第一主控芯片的输入引脚PB15接在电阻R24、电阻R25之间；引脚21、引脚22和引脚19为低端输出引脚，与第一三相桥式驱动电路的对应相的低端功率MOS管的栅极相连。
所述第一相电流检测电路包括U相电流检测电路和V相电流检测电路，所述U相电流检测电路采用第一芯片ACS709，其引脚1、2、3、4、5、6与第一三相桥式驱动电路的U相输出端AHS相连；其引脚7、8、9、10、11、12经二极管D1接地，同时引出接插头J1；其引脚15接地；其引脚16为电压参考输出引脚，与第一主控芯片的引脚15相连，同时该引脚经电容C6接地；其引脚17为过滤引脚，通过电容C5接地；其引脚18为信号输出引脚，与第一主控芯片的引脚16相连；其引脚19为过流检测引脚；其引脚21为过流输入引脚；其引脚20与电压+3.3V相连，其引脚22为过流检测使能引脚，接地；其引脚13、14、23、24悬空；第一主控芯片通过引脚15、引脚16读取第一电机绕组电流信息；所述V相电流检测电路采用第二芯片ACS709，其引脚1、2、3、4、5、6与第一三相桥式驱动电路的V相输出端BHS相连；其引脚7、8、9、10、11、12经二极管D2接地，同时引出接插头J4；其引脚15接地；其引脚16为电压参考输出引脚，与第一主控芯片的引脚18相连，同时该引脚经电容C12接地；其引脚17为过滤引脚，通过电容C11接地；其引脚18为信号输出引脚，与第一主控芯片的引脚17相连；其引脚19为过流检测引脚；其引脚21为过流输入引脚；其引脚20与电压+3.3V相连，其引脚22为过流检测使能引脚，接地；其引脚13、14、23、24悬空；第一主控芯片通过引脚15、引脚16读取第一电机绕组电流信息。
所述第一转子位置检测电路包括用于与霍尔传感器端子连接的接插头J7，霍尔传感器安装在直流无刷电机转子上，接插头J7的引脚1与电压+5V相连，引脚2接地；引脚3、4、5分别与霍尔信号线HALL_U、HALL_V、HALL_W相连；引脚3经电阻R20与电压+3.3V相连，经电阻R21与芯片74LCX541的引脚2相连；引脚4经电阻R22与电压+3.3V相连，经电阻R23与芯片74LCX541的引脚3相连；引脚5经电阻R28与电压+3.3V相连，经电阻R19与芯片74LCX541的引脚4相连；芯片74LCX541的引脚1接地，引脚20与电压+3.3V相连，引脚19接地，引脚10接地，引脚20和引脚19之间并联电容C29；引脚2、引脚3、引脚4分别经电容C30、C32、C31接地；引脚18、引脚17、引脚16分别与第一主控芯片的引脚63、引脚64、引脚65相连，第一主控芯片通过引脚63、引脚64、引脚65读取直流无刷电机转子的位置信息。
所述第一三相桥式驱动电路包括电感L6、电感L7、电感L8、电感L9、电感L10和电感L11，所述电感L7的一端接HIP4086芯片的引脚17，HIP4086芯片的引脚17输出驱动信号，经电感L7，再经二极管D7和电阻R7组成的并联电路后，与直流无刷电机U相高侧MOSFET管Q1的栅极相连；所述电感L9的一端接HIP4086芯片的引脚21，HIP4086芯片的引脚21输出驱动信号，经电感L9，再经二极管D9和电阻R9组成的并联电路后，与直流无刷电机U相低侧MOSFET管Q2的栅极相连；MOSFET管Q1的漏极与电池信号线BATT+相连，MOSFET管Q1的源极和MOSFET管Q2的漏极之间引出第一三相桥式驱动电路的U相输出端AHS，该U相输出端AHS与第一驱动芯片的18脚相连，MOSFET管Q2的源极接地；所述电感L11的一端接HIP4086芯片的引脚24，HIP4086芯片的引脚24输出驱动信号，经电感L11，再经二极管D11和电阻R11组成的并联电路后，与直流无刷电机U相高侧MOSFET管Q3的栅极相连；所述电感L10的一端接HIP4086芯片的引脚22，HIP4086芯片的引脚22输出驱动信号，经电感L10，再经二极管D10和电阻R10组成的并联电路后，与直流无刷电机U相低侧MOSFET管Q4的栅极相连；MOSFET管Q3的漏极与电池信号线BATT+相连，MOSFET管Q3的源极和MOSFET管Q4的漏极之间引出第一三相桥式驱动电路的V相输出端BHS，该V相输出端BHS与第一驱动芯片的23脚相连，MOSFET管Q4的源极接地；所述电感L6的一端接HIP4086芯片的引脚14，HIP4086芯片的引脚14输出驱动信号，经电感L6，再经二极管D6和电阻R6组成的并联电路后，与直流无刷电机U相高侧MOSFET管Q5的栅极相连；所述电感L8的一端接HIP4086芯片的引脚19，HIP4086芯片的引脚19输出驱动信号，经电感L8，再经二极管D8和电阻R8组成的并联电路后，与直流无刷电机U相低侧MOSFET管Q6的栅极相连；MOSFET管Q5的漏极与电池信号线BATT+相连，MOSFET管Q5的源极和MOSFET管Q6的漏极之间引出第一三相桥式驱动电路的W相输出端CHS，该W相输出端CHS与第一驱动芯片的15脚相连，MOSFET管Q6的源极接地。
由上述技术方案可知，本实用新型的优点如下：第一，本***具有较强的运算和信号处理能力，集成了丰富的通信接口功能，能够实现双绕组电机控制***之间多种通信和故障检测功能；第二，在主份控制***发生故障时，能够在故障状态下实现主份控制***到备份控制***的同步切换，确保***的正常运行；第三，本***可以很大程度上提高***可靠性，减少***故障后的停机时间。
附图说明
图1是本实用新型的***结构框图；
图2、3、4、5、6、7、8、9是本实用新型中第一主控芯片、第二主控芯片、仲裁器、第一信号锁存器、第一驱动芯片、第一相电流检测电路、第一转子位置检测电路、第一三相桥式驱动电路的电路原理图。
具体实施方式
如图1所示，一种双绕组直流无刷电机冗余控制***，包括主份控制***10、备份控制***30和仲裁器20，所述主份控制***10的输入端与第一转子位置检测电路17的输出端相连，主份控制***10的输出端与第一电机绕组15相连，主份控制***10输出同步信号至备份控制***30，主份控制***10发送其内第一主控芯片11的状态信息、第一驱动芯片13的状态信息至仲裁器20；所述备份控制***30的输入端与第二转子位置检测电路37的输出端相连，备份控制***30的输出端与第二电机绕组35相连，备份控制***30输出其内第二主控芯片21的状态信息、第二驱动芯片33的状态信息至仲裁器20。所述备份控制***30和主份控制***10的电路组成结构相同。所述驱动芯片和三相桥式驱动电路，为三相绕组提供电流，用于直接驱动绕组；所述相电流检测电路，用于采集绕组相电流；所述信号锁存器用于控制PWM通道的通断，仲裁器20用于对四个输入MCU1、Driver1、MCU2、Driver2进行逻辑运算后，通过输出端Latch1、Latch2发出控制信号来控制第一信号锁存器12、第二信号锁存器32的通断；所述转子位置检测电路，用于采集转子的位置信息。
如图1、2所示，所述主份控制***10由第一主控芯片11、第一信号锁存器12、第一驱动芯片13、第一三相桥式驱动电路14、第一相电流检测电路16、第一PWM输出检测电路和第一转子位置检测电路17组成，第一主控芯片11、第一信号锁存器12、第一驱动芯片13和第一三相桥式驱动电路14组成，第一主控芯片11采用ARM微控制器STM32F103，所述第一主控芯片11的PWM1～6脚输出PWM信号至第一信号锁存器12，第一主控芯片11的IO_0脚输出第一主控芯片11的状态信息至仲裁器20的MCU1端，第一主控芯片11的IO_1脚输出第一驱动芯片13的状态信息至仲裁器20的Driver1端，第一主控芯片11的串口USART_TX发送同步信号至第二主控芯片21的串口USART_RX，第一信号锁存器12的输出端与第一驱动芯片13的输入端相连，第一驱动芯片13分两路输出，一路与第一三相桥式驱动电路14的输入端相连，另一路通过第一PWM输出检测电路与第一主控芯片11的第一输入端相连，第一三相桥式驱动电路14分两路输出，一路与第一电机绕组15相连，另一路通过第一相电流检测电路16与第一主控芯片11的第二输入端相连，第一主控芯片11的第三输入端与用于检测电机转子位置的第一转子位置检测电路17的输出端相连。所述第一PWM输出检测电路采用分压电阻进行检测。
如图1、3所示，所述备份控制***30由第二主控芯片21、第二信号锁存器32、第二驱动芯片33、第二三相桥式驱动电路34、第二相电流检测电路36、第二PWM输出检测电路和第二转子位置检测电路37组成，第二主控芯片21采用ARM微控制器STM32F103，所述第二主控芯片21的PWM1～6脚输出PWM信号至第二信号锁存器32，第二主控芯片21的IO_0脚输出第二主控芯片21的状态信息至仲裁器20的MCU2端，第二主控芯片21的IO_1脚输出第二驱动芯片33的状态信息至仲裁器20的Driver2端，第二信号锁存器32的输出端与第二驱动芯片33的输入端相连，第二驱动芯片33分两路输出，一路与第二三相桥式驱动电路34的输入端相连，另一路通过第二PWM输出检测电路与第二主控芯片21的第一输入端相连，第二三相桥式驱动电路34分两路输出，一路与第二电机绕组35相连，另一路通过第二相电流检测电路36与第二主控芯片21的第二输入端相连，第二主控芯片21的第三输入端与用于检测电机转子位置的第二转子位置检测电路37的输出端相连。所述第二PWM输出检测电路采用分压电阻进行检测。
如图4所示，所述仲裁器20由第一与门21、第二与门22和非门23组成，第一与门21的输入端接收第一主控芯片11发送的第一主控芯片11的状态信息、第一驱动芯片13的状态信息，第二与门22的第一输入端接收第二主控芯片21发送的第二主控芯片21的状态信息、第二驱动芯片33的状态信息，第一与门21分两路输出，一路输出用于控制第一信号锁存器12通断的控制信号Latch1，另一路与非门23的输入端相连，非门23的输出端与第二与门22的第二输入端相连，第二与门22的输出端输出用于控制第二信号锁存器32通断的控制信号Latch2。
如图5所示，所述第一信号锁存器12采用芯片74LS273，其引脚1为锁存使能端，高电平有效，连接仲裁器20的Latch1端；其引脚3、引脚4、引脚7、引脚8、引脚13、引脚14为输入端，分别与第一主控芯片11的输出引脚PE9、引脚PE8、引脚PE11、引脚PE10、引脚PE13、引脚PE12连接；其引脚2、引脚5、引脚6、引脚9、引脚12、引脚15为输出端，分别与第一驱动芯片13的输入引脚5、引脚4、引脚2、引脚3、引脚12、引脚11连接；其引脚10接地；其引脚11为时钟触发输入引脚，与第一主控芯片11的输出引脚PE14连接；其引脚16、引脚17、引脚18、引脚19悬空，引脚20接+5V。第二信号锁存器32的电路结构与第一信号锁存器12相同。
如图6所示，所述第一驱动芯片13采用HIP4086芯片，其引脚20与电压+12V相连，引脚6接地；其引脚16、引脚1和引脚13为高边自举电源引脚；其引脚18、引脚23和引脚15为高边源极连接引脚；其引脚16通过自举二极管D19与电压+12V相连，再通过自举电容C27与引脚18相连，最后经二极管D17接地；引脚1通过自举二极管D20与电压+12V相连，再通过自举电容C28与引脚23相连，最后经二极管D16接地；引脚13通过自举二极管D18与电压+12V相连，再通过自举电容C26与引脚15相连，最后经二极管D15接地；引脚5、引脚2和引脚12为高端逻辑电平输入引脚，引脚4、引脚3和引脚11为低端逻辑电平输入引脚，这六个引脚均与第一信号锁存器12的输出端相连；引脚7为死区时间设定引脚，通过电阻R20与电压+12V相连，引脚8为欠压设定引脚，悬空；引脚9为刷新脉冲设定引脚，通过电容C25接地，引脚10为禁用输入引脚，通过电阻R18与+3.3V相连；引脚17、引脚24、引脚14为高边输出引脚，与第一三相桥式驱动电路14的对应相位的高端功率MOS管的栅极相连，引脚24同时串联分压电阻R24、分压电阻R25后接地，第一主控芯片11的输入引脚PB15接在电阻R24、电阻R25之间；引脚21、引脚22和引脚19为低端输出引脚，与第一三相桥式驱动电路14的对应相的低端功率MOS管的栅极相连。第二驱动芯片33的电路结构与第一驱动芯片13相同。
如图7所示，所述第一相电流检测电路16包括U相电流检测电路和V相电流检测电路，所述U相电流检测电路采用第一芯片ACS709，其引脚1、2、3、4、5、6与第一三相桥式驱动电路14的U相输出端AHS相连；其引脚7、8、9、10、11、12经二极管D1接地，同时引出接插头J1；其引脚15接地；其引脚16为电压参考输出引脚，与第一主控芯片11的引脚15相连，同时该引脚经电容C6接地；其引脚17为过滤引脚，通过电容C5接地；其引脚18为信号输出引脚，与第一主控芯片11的引脚16相连；其引脚19为过流检测引脚；其引脚21为过流输入引脚；其引脚20与电压+3.3V相连，其引脚22为过流检测使能引脚，接地；其引脚13、14、23、24悬空；第一主控芯片11通过引脚15、引脚16读取第一电机绕组15电流信息；所述V相电流检测电路采用第二芯片ACS709，其引脚1、2、3、4、5、6与第一三相桥式驱动电路14的V相输出端BHS相连；其引脚7、8、9、10、11、12经二极管D2接地，同时引出接插头J4；其引脚15接地；其引脚16为电压参考输出引脚，与第一主控芯片11的引脚18相连，同时该引脚经电容C12接地；其引脚17为过滤引脚，通过电容C11接地；其引脚18为信号输出引脚，与第一主控芯片11的引脚17相连；其引脚19为过流检测引脚；其引脚21为过流输入引脚；其引脚20与电压+3.3V相连，其引脚22为过流检测使能引脚，接地；其引脚13、14、23、24悬空；第一主控芯片11通过引脚15、引脚16读取第一电机绕组15电流信息。第二相电流检测电路36的电路结构和第一相电流检测电路16相同。
如图8所示，所述第一转子位置检测电路17包括用于与霍尔传感器端子连接的接插头J7，霍尔传感器安装在直流无刷电机转子上，接插头J7的引脚1与电压+5V相连，引脚2接地；引脚3、4、5分别与霍尔信号线HALL_U、HALL_V、HALL_W相连；引脚3经电阻R20与电压+3.3V相连，经电阻R21与芯片74LCX541的引脚2相连；引脚4经电阻R22与电压+3.3V相连，经电阻R23与芯片74LCX541的引脚3相连；引脚5经电阻R28与电压+3.3V相连，经电阻R19与芯片74LCX541的引脚4相连；芯片74LCX541的引脚1接地，引脚20与电压+3.3V相连，引脚19接地，引脚10接地，引脚20和引脚19之间并联电容C29；引脚2、引脚3、引脚4分别经电容C30、C32、C31接地；引脚18、引脚17、引脚16分别与第一主控芯片11的引脚63、引脚64、引脚65相连，第一主控芯片11通过引脚63、引脚64、引脚65读取直流无刷电机转子的位置信息。第二转子位置检测电路37的电路结构和第一转子位置检测电路17相同。
如图9所示，所述第一三相桥式驱动电路14包括电感L6、电感L7、电感L8、电感L9、电感L10和电感L11，所述电感L7的一端接HIP4086芯片的引脚17，HIP4086芯片的引脚17输出驱动信号，经电感L7，再经二极管D7和电阻R7组成的并联电路后，与直流无刷电机U相高侧MOSFET管Q1的栅极相连；所述电感L9的一端接HIP4086芯片的引脚21，HIP4086芯片的引脚21输出驱动信号，经电感L9，再经二极管D9和电阻R9组成的并联电路后，与直流无刷电机U相低侧MOSFET管Q2的栅极相连；MOSFET管Q1的漏极与电池信号线BATT+相连，MOSFET管Q1的源极和MOSFET管Q2的漏极之间引出第一三相桥式驱动电路14的U相输出端AHS，该U相输出端AHS与第一驱动芯片13的18脚相连，MOSFET管Q2的源极接地；所述电感L11的一端接HIP4086芯片的引脚24，HIP4086芯片的引脚24输出驱动信号，经电感L11，再经二极管D11和电阻R11组成的并联电路后，与直流无刷电机U相高侧MOSFET管Q3的栅极相连；所述电感L10的一端接HIP4086芯片的引脚22，HIP4086芯片的引脚22输出驱动信号，经电感L10，再经二极管D10和电阻R10组成的并联电路后，与直流无刷电机U相低侧MOSFET管Q4的栅极相连；MOSFET管Q3的漏极与电池信号线BATT+相连，MOSFET管Q3的源极和MOSFET管Q4的漏极之间引出第一三相桥式驱动电路14的V相输出端BHS，该V相输出端BHS与第一驱动芯片13的23脚相连，MOSFET管Q4的源极接地；所述电感L6的一端接HIP4086芯片的引脚14，HIP4086芯片的引脚14输出驱动信号，经电感L6，再经二极管D6和电阻R6组成的并联电路后，与直流无刷电机U相高侧MOSFET管Q5的栅极相连；所述电感L8的一端接HIP4086芯片的引脚19，HIP4086芯片的引脚19输出驱动信号，经电感L8，再经二极管D8和电阻R8组成的并联电路后，与直流无刷电机U相低侧MOSFET管Q6的栅极相连；MOSFET管Q5的漏极与电池信号线BATT+相连，MOSFET管Q5的源极和MOSFET管Q6的漏极之间引出第一三相桥式驱动电路14的W相输出端CHS，该W相输出端CHS与第一驱动芯片13的15脚相连，MOSFET管Q6的源极接地。第二三相桥式驱动电路34的电路结构和第一三相桥式驱动电路14相同。
以下结合图1至9对本实用新型作进一步的说明。
所述主份控制***10中的第一主控芯片11采集并处理第一转子位置检测电路17的转子位置信号和第一电机绕组15的相电流信号，以及其它用于控制所必须的模拟/数字信号，运算处理后发出6路PWM波。所述第一驱动芯片13把接收到的PWM波转换为第一三相桥式驱动电路14的逻辑开关信号，控制第一电机绕组15的线圈的通断，驱动直流无刷电机运转。所述第一信号锁存器12连接第一主控芯片11的PWM信号输出端和第一驱动芯片13的PWM信号输入端，用于控制PWM通道的通断。所述第一主控芯片11在正常情况下通过引脚IO_0输出第一主控芯片11状态信息（高/低电平），发送给仲裁器20的MUC1端，并采集第一驱动芯片13的PWM输出信号，和计算得到的预期PWM值比较后，判断第一驱动芯片13是否异常，并通过引脚IO_1输出第一驱动芯片13的状态信息（高/低电平）。所述备份控制***30结构与主份控制***10结构相同。
所述仲裁器20是一个逻辑电路，输入为第一主控芯片11、第一驱动芯片13、第二主控芯片21、第二驱动芯片33的状态信息（高/低电平），输出为第一信号锁存器12、第二信号锁存器32的锁存端控制信号（高/低电平）。
所述第一主控芯片11将其状态信息（高/低电平）发送给仲裁器20的MCU1端、MCU2端，同时通过第一PWM输出检测电路，采集第一驱动芯片13的PWM输出信号，并与运算得到的预期PWM信号值进行比较，通过判断二者误差是否在正常范围内判定第二驱动芯片33输出是否正常，并将第二驱动芯片33状态信息发送到仲裁器20的Driver1端、Driver2端。仲裁器20对四个输入MCU1、Driver1、MCU2、Driver2进行逻辑运算后，通过输出端Latch1、Latch2发出控制信号（高/低电平）控制第一信号锁存器12、第二信号锁存器32。
所述第一主控芯片11经引脚PC6、引脚PC7、引脚PC8读取转子位置信号，经引脚PC0、引脚PC1、引脚PC2、引脚PC3读取相电流信号，运算处理后通过引脚PE8、PE9、PE10、PE11、PE12和PE13发出6路PWM信号驱动对应电机绕组，使得直流无刷电机运转。第一主控芯片11在正常情况下通过引脚PB13输出高电平，发送给仲裁器20的MUC1端，当第一主控芯片11异常时，因引脚PB13经电阻R26接地，因此变为低电平。第一主控芯片11并通过引脚PB15采集第一驱动芯片13PWM输出信号，和计算出的预期PWM值比较处理后，判断第一驱动芯片13是否异常，若异常，则通过引脚PB14输出低电平，发送给仲裁器20的Driver1端。主份控制***10的第一主控芯片11通过引脚PA9发送电机状态信息，包括转速、位置、电流等，串口发送给备份控制***30的第二主控芯片21的引脚PA10。
综上所述，本实用新型具有较强的运算和信号处理能力，集成了丰富的通信接口功能，能够实现双绕组电机控制***之间多种通信和故障检测功能；在主份控制***10发生故障时，能够在故障状态下实现主份控制***10到备份控制***30的同步切换，确保***的正常运行；本***可以很大程度上提高***可靠性，减少***故障后的停机时间。
Claims (9)
1.一种双绕组直流无刷电机冗余控制***，其特征在于：包括主份控制***(10)、备份控制***(30)和仲裁器(20)，所述主份控制***(10)的输入端与第一转子位置检测电路(17)的输出端相连，主份控制***(10)的输出端与第一电机绕组(15)相连，主份控制***(10)输出同步信号至备份控制***(30)，主份控制***(10)发送其内第一主控芯片(11)的状态信息、第一驱动芯片(13)的状态信息至仲裁器(20)；所述备份控制***(30)的输入端与第二转子位置检测电路(37)的输出端相连，备份控制***(30)的输出端与第二电机绕组(35)相连，备份控制***(30)输出其内第二主控芯片(31)的状态信息、第二驱动芯片(33)的状态信息至仲裁器(20)。
2.根据权利要求1所述的双绕组直流无刷电机冗余控制***，其特征在于：所述主份控制***(10)由第一主控芯片(11)、第一信号锁存器(12)、第一驱动芯片(13)、第一三相桥式驱动电路(14)、第一相电流检测电路(16)、第一PWM输出检测电路和第一转子位置检测电路(17)组成，第一主控芯片(11)采用ARM微控制器STM32F103，所述第一主控芯片(11)的PWM1～6脚输出PWM信号至第一信号锁存器(12)，第一主控芯片(11)的IO_0脚输出第一主控芯片(11)的状态信息至仲裁器(20)的MCU1端，第一主控芯片(11)的IO_1脚输出第一驱动芯片(13)的状态信息至仲裁器(20)的Driver1端，第一主控芯片(11)的串口USART_TX发送同步信号至第二主控芯片(31)的串口USART_RX，第一信号锁存器(12)的输出端与第一驱动芯片(13)的输入端相连，第一驱动芯片(13)分两路输出，一路与第一三相桥式驱动电路(14)的输入端相连，另一路通过第一PWM输出检测电路与第一主控芯片(11)的第一输入端相连，第一三相桥式驱动电路(14)分两路输出，一路与第一电机绕组(15)相连，另一路通过第一相电流检测电路(16)与第一主控芯片(11)的第二输入端相连，第一主控芯片(11)的第三输入端与用于检测电机转子位置的第一转子位置检测电路(17)的输出端相连。
3.根据权利要求1所述的双绕组直流无刷电机冗余控制***，其特征在于：所述备份控制***(30)由第二主控芯片(31)、第二信号锁存器(32)、第二驱动芯片(33)、第二三相桥式驱动电路(34)、第二相电流检测电路(36)、第二PWM输出检测电路和第二转子位置检测电路(37)组成，第二主控芯片(31)采用ARM微控制器STM32F103，所述第二主控芯片(31)的PWM1～6脚输出PWM信号至第二信号锁存器(32)，第二主控芯片(31)的IO_0脚输出第二主控芯片(31)的状态信息至仲裁器(20)的MCU2端，第二主控芯片(31)的IO_1脚输出第二驱动芯片(33)的状态信息至仲裁器(20)的Driver2端，第二信号锁存器(32)的输出端与第二驱动芯片(33)的输入端相连，第二驱动芯片(33)分两路输出，一路与第二三相桥式驱动电路(34)的输入端相连，另一路通过第二PWM输出检测电路与第二主控芯片(31)的第一输入端相连，第二三相桥式驱动电路(34)分两路输出，一路与第二电机绕组(35)相连，另一路通过第二相电流检测电路(36)与第二主控芯片(31)的第二输入端相连，第二主控芯片(31)的第三输入端与用于检测电机转子位置的第二转子位置检测电路(37)的输出端相连。
4.根据权利要求1所述的双绕组直流无刷电机冗余控制***，其特征在于：所述仲裁器(20)由第一与门(21)、第二与门(22)和非门(23)组成，第一与门(21)的输入端接收第一主控芯片(11)发送的第一主控芯片(11)的状态信息、第一驱动芯片(13)的状态信息，第二与门(22)的第一输入端接收第二主控芯片(31)发送的第二主控芯片(31)的状态信息、第二驱动芯片(33)的状态信息，第一与门(21)分两路输出，一路输出用于控制第一信号锁存器(12)通断的控制信号Latch1，另一路与非门(23)的输入端相连，非门(23)的输出端与第二与门(22)的第二输入端相连，第二与门(22)的输出端输出用于控制第二信号锁存器(32)通断的控制信号Latch2。
5.根据权利要求2所述的双绕组直流无刷电机冗余控制***，其特征在于：所述第一信号锁存器(12)采用芯片74LS273，其引脚1为锁存使能端，高电平有效，连接仲裁器(20)的Latch1端；其引脚3、引脚4、引脚7、引脚8、引脚13、引脚14为输入端，分别与第一主控芯片(11)的输出引脚PE9、引脚PE8、引脚PE11、引脚PE10、引脚PE13、引脚PE12连接；其引脚2、引脚5、引脚6、引脚9、引脚12、引脚15为输出端，分别与第一驱动芯片(13)的引脚5、引脚4、引脚2、引脚3、引脚12、引脚11连接；其引脚10接地；其引脚11为时钟触发输入引脚，与第一主控芯片(11)的输出引脚PE14连接；其引脚16、引脚17、引脚18、引脚19悬空，引脚20接+5V。
6.根据权利要求1所述的双绕组直流无刷电机冗余控制***，其特征在于：所述第一驱动芯片(13)采用HIP4086芯片，其引脚20与电压+12V相连，引脚6接地；其引脚16、引脚1和引脚13为高边自举电源引脚；其引脚18、引脚23和引脚15为高边源极连接引脚；其引脚16通过自举二极管D19与电压+12V相连，再通过自举电容C27与引脚18相连，最后经二极管D17接地；引脚1通过自举二极管D20与电压+12V相连，再通过自举电容C28与引脚23相连，最后经二极管D16接地；引脚13通过自举二极管D18与电压+12V相连，再通过自举电容C26与引脚15相连，最后经二极管D15接地；引脚5、引脚2和引脚12为高端逻辑电平输入引脚，引脚4、引脚3和引脚11为低端逻辑电平输入引脚，这六个引脚均与第一信号锁存器(12)的输出端相连；引脚7为死区时间设定引脚，通过电阻R20与电压+12V相连，引脚8为欠压设定引脚，悬空；引脚9为刷新脉冲设定引脚，通过电容C25接地，引脚10为禁用输入引脚，通过电阻R18与+3.3V相连；引脚17、引脚24、引脚14为高边输出引脚，与第一三相桥式驱动电路(14)的对应相位的高端功率MOS管的栅极相连，引脚24同时串联分压电阻R24、分压电阻R25后接地，第一主控芯片(11)的输入引脚PB15接在电阻R24、电阻R25之间；引脚21、引脚22和引脚19为低端输出引脚，与第一三相桥式驱动电路(14)的对应相的低端功率MOS管的栅极相连。
7.根据权利要求2所述的双绕组直流无刷电机冗余控制***，其特征在于：所述第一相电流检测电路(16)包括U相电流检测电路和V相电流检测电路，所述U相电流检测电路采用第一芯片ACS709，其引脚1、2、3、4、5、6与第一三相桥式驱动电路(14)的U相输出端AHS相连；其引脚7、8、9、10、11、12经二极管D1接地，同时引出接插头J1；其引脚15接地；其引脚16为电压参考输出引脚，与第一主控芯片(11)的引脚15相连，同时该引脚经电容C6接地；其引脚17为过滤引脚，通过电容C5接地；其引脚18为信号输出引脚，与第一主控芯片(11)的引脚16相连；其引脚19为过流检测引脚；其引脚21为过流输入引脚；其引脚20与电压+3.3V相连，其引脚22为过流检测使能引脚，接地；其引脚13、14、23、24悬空；第一主控芯片(11)通过引脚15、引脚16读取第一电机绕组(15)电流信息；所述V相电流检测电路采用第二芯片ACS709，其引脚1、2、3、4、5、6与第一三相桥式驱动电路(14)的V相输出端BHS相连；其引脚7、8、9、10、11、12经二极管D2接地，同时引出接插头J4；其引脚15接地；其引脚16为电压参考输出引脚，与第一主控芯片(11)的引脚18相连，同时该引脚经电容C12接地；其引脚17为过滤引脚，通过电容C11接地；其引脚18为信号输出引脚，与第一主控芯片(11)的引脚17相连；其引脚19为过流检测引脚；其引脚21为过流输入引脚；其引脚20与电压+3.3V相连，其引脚22为过流检测使能引脚，接地；其引脚13、14、23、24悬空；第一主控芯片(11)通过引脚15、引脚16读取第一电机绕组(15)电流信息。
8.根据权利要求1所述的双绕组直流无刷电机冗余控制***，其特征在于：所述第一转子位置检测电路(17)包括用于与霍尔传感器端子连接的接插头J7，霍尔传感器安装在直流无刷电机转子上，接插头J7的引脚1与电压+5V相连，引脚2接地；引脚3、4、5分别与霍尔信号线HALL_U、HALL_V、HALL_W相连；引脚3经电阻R20与电压+3.3V相连，经电阻R21与芯片74LCX541的引脚2相连；引脚4经电阻R22与电压+3.3V相连，经电阻R23与芯片74LCX541的引脚3相连；引脚5经电阻R28与电压+3.3V相连，经电阻R19与芯片74LCX541的引脚4相连；芯片74LCX541的引脚1接地，引脚20与电压+3.3V相连，引脚19接地，引脚10接地，引脚20和引脚19之间并联电容C29；引脚2、引脚3、引脚4分别经电容C30、C32、C31接地；引脚18、引脚17、引脚16分别与第一主控芯片(11)的引脚63、引脚64、引脚65相连，第一主控芯片(11)通过引脚63、引脚64、引脚65读取直流无刷电机转子的位置信息。
9.根据权利要求6所述的双绕组直流无刷电机冗余控制***，其特征在于：所述第一三相桥式驱动电路(14)包括电感L6、电感L7、电感L8、电感L9、电感L10和电感L11，所述电感L7的一端接HIP4086芯片的引脚17，HIP4086芯片的引脚17输出驱动信号，经电感L7，再经二极管D7和电阻R7组成的并联电路后，与直流无刷电机U相高侧MOSFET管Q1的栅极相连；所述电感L9的一端接HIP4086芯片的引脚21，HIP4086芯片的引脚21输出驱动信号，经电感L9，再经二极管D9和电阻R9组成的并联电路后，与直流无刷电机U相低侧MOSFET管Q2的栅极相连；MOSFET管Q1的漏极与电池信号线BATT+相连，MOSFET管Q1的源极和MOSFET管Q2的漏极之间引出第一三相桥式驱动电路(14)的U相输出端AHS，该U相输出端AHS与第一驱动芯片(13)的18脚相连，MOSFET管Q2的源极接地；所述电感L11的一端接HIP4086芯片的引脚24，HIP4086芯片的引脚24输出驱动信号，经电感L11，再经二极管D11和电阻R11组成的并联电路后，与直流无刷电机U相高侧MOSFET管Q3的栅极相连；所述电感L10的一端接HIP4086芯片的引脚22，HIP4086芯片的引脚22输出驱动信号，经电感L10，再经二极管D10和电阻R10组成的并联电路后，与直流无刷电机U相低侧MOSFET管Q4的栅极相连；MOSFET管Q3的漏极与电池信号线BATT+相连，MOSFET管Q3的源极和MOSFET管Q4的漏极之间引出第一三相桥式驱动电路(14)的V相输出端BHS，该V相输出端BHS与第一驱动芯片(13)的23脚相连，MOSFET管Q4的源极接地；所述电感L6的一端接HIP4086芯片的引脚14，HIP4086芯片的引脚14输出驱动信号，经电感L6，再经二极管D6和电阻R6组成的并联电路后，与直流无刷电机U相高侧MOSFET管Q5的栅极相连；所述电感L8的一端接HIP4086芯片的引脚19，HIP4086芯片的引脚19输出驱动信号，经电感L8，再经二极管D8和电阻R8组成的并联电路后，与直流无刷电机U相低侧MOSFET管Q6的栅极相连；MOSFET管Q5的漏极与电池信号线BATT+相连，MOSFET管Q5的源极和MOSFET管Q6的漏极之间引出第一三相桥式驱动电路(14)的W相输出端CHS，该W相输出端CHS与第一驱动芯片(13)的15脚相连，MOSFET管Q6的源极接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520836633.6U CN205142058U (zh) | 2015-10-27 | 2015-10-27 | 一种双绕组直流无刷电机冗余控制*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520836633.6U CN205142058U (zh) | 2015-10-27 | 2015-10-27 | 一种双绕组直流无刷电机冗余控制*** |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205142058U true CN205142058U (zh) | 2016-04-06 |
Family
ID=55627810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520836633.6U Expired - Fee Related CN205142058U (zh) | 2015-10-27 | 2015-10-27 | 一种双绕组直流无刷电机冗余控制*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205142058U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105207542A (zh) * | 2015-10-27 | 2015-12-30 | 合肥工业大学 | 一种双绕组直流无刷电机冗余控制***及其控制方法 |
| CN107240756A (zh) * | 2017-05-19 | 2017-10-10 | 上海宇航***工程研究所 | 一种具有在轨故障诊断及自主处理功能的天线展开控制器 |
| CN107317522A (zh) * | 2017-07-14 | 2017-11-03 | 上海航天控制技术研究所 | 抑制双绕组直流无刷电机反向电动势和感应电动势的电路 |
| CN107672291A (zh) * | 2016-06-07 | 2018-02-09 | 海德堡印刷机械股份公司 | 具有被单独驱动的滚筒的印刷机 |
| CN112821811A (zh) * | 2021-02-04 | 2021-05-18 | 澳克诺(上海)汽车科技有限公司 | 一种双绕组直流无刷电机冗余控制***的操作方法 |
-
2015
- 2015-10-27 CN CN201520836633.6U patent/CN205142058U/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105207542A (zh) * | 2015-10-27 | 2015-12-30 | 合肥工业大学 | 一种双绕组直流无刷电机冗余控制***及其控制方法 |
| CN107672291A (zh) * | 2016-06-07 | 2018-02-09 | 海德堡印刷机械股份公司 | 具有被单独驱动的滚筒的印刷机 |
| CN107672291B (zh) * | 2016-06-07 | 2020-10-16 | 海德堡印刷机械股份公司 | 具有被单独驱动的滚筒的印刷机 |
| CN107240756A (zh) * | 2017-05-19 | 2017-10-10 | 上海宇航***工程研究所 | 一种具有在轨故障诊断及自主处理功能的天线展开控制器 |
| CN107317522A (zh) * | 2017-07-14 | 2017-11-03 | 上海航天控制技术研究所 | 抑制双绕组直流无刷电机反向电动势和感应电动势的电路 |
| CN107317522B (zh) * | 2017-07-14 | 2019-08-27 | 上海航天控制技术研究所 | 抑制双绕组直流无刷电机反向电动势和感应电动势的电路 |
| CN112821811A (zh) * | 2021-02-04 | 2021-05-18 | 澳克诺(上海)汽车科技有限公司 | 一种双绕组直流无刷电机冗余控制***的操作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105207542A (zh) | 一种双绕组直流无刷电机冗余控制***及其控制方法 | |
| CN205142058U (zh) | 一种双绕组直流无刷电机冗余控制*** | |
| CN101295933A (zh) | 一种基于数字信号处理器控制的变频电源 | |
| CN108964561A (zh) | 一种双三相电机驱动***及双三相电机的控制方法 | |
| CN202513588U (zh) | 一种dsp和fpga双控制***光伏并网逆变器 | |
| CN201928080U (zh) | 电源检测切换装置 | |
| CN201511980U (zh) | 一种全电子化信号执行模块电路 | |
| CN103645412B (zh) | 电池检测方法和装置 | |
| CN104362924A (zh) | 基于spwm三相开绕组pmsm驱动***的容错控制方法 | |
| CN104779882A (zh) | 一种逻辑保护电路及电机控制器 | |
| CN111564993A (zh) | 一种双绕组直流无刷电机冗余控制***的操作方法 | |
| CN112803845A (zh) | 一种低成本电动自行车无刷直流电机控制器 | |
| CN204349439U (zh) | 一种智能电容器防直通磁保持继电器驱动电路 | |
| CN203930440U (zh) | 机控设备及其驱动装置 | |
| CN206650489U (zh) | 单电源负载的冗余供电电路 | |
| CN201319498Y (zh) | 一种在直流输电***中进行三选二信号输出的模块 | |
| CN104090525A (zh) | 机控设备及其驱动装置 | |
| CN201904748U (zh) | 带霍尔容错功能的五相无刷直流电机控制器 | |
| CN209692426U (zh) | 解决电压暂降问题的工业不间断无缝切换逆变电源装置 | |
| CN201315470Y (zh) | 一种在直流输电***中进行二选一信号输出的模块 | |
| CN209592977U (zh) | 一种变电站用直流电源故障快速隔离装置 | |
| CN205212745U (zh) | 一种电动汽车电机驱动电路 | |
| CN102195284B (zh) | 应用超级电容器的驱动***的直流网络管理 | |
| CN106292821B (zh) | 一种单火线取电芯片 | |
| CN214315107U (zh) | 一种低成本电动自行车无刷直流电机控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160406 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |