CN204945586U - 一种阵列基板、内嵌式触摸屏及显示装置 - Google Patents

Abstract

本实用新型涉及液晶显示领域，公开了一种阵列基板、内嵌式触摸屏及显示装置，阵列基板包括：阵列分布的多个像素单元，像素单元内设有一个薄膜晶体管；沿像素单元行方向延伸且与其一一对应的栅线组；栅线组包括第一栅线和第二栅线，像素单元行包括交替排列的第一像素单元和第二像素单元，第一像素单元的薄膜晶体管的栅极与第一栅线相连，且第二像素单元的薄膜晶体管的栅极与第二栅线相连；沿像素单元列方向延伸的多条金属线，多条金属线包括交替分布的数据线和触控金属线；相邻两像素单元列间有一条金属线；数据线和位于其两侧的像素单元列内各像素单元的薄膜晶体管连接，每两个像素单元间设有一条触控金属线，故增大了触控金属线的分布密度。

Description

一种阵列基板、内嵌式触摸屏及显示装置

技术领域

本实用新型涉及液晶显示技术领域，尤其涉及一种阵列基板、内嵌式触摸屏及显示装置。

背景技术

目前，触摸屏广泛应用于移动产品中，而将触摸驱动电极和触摸感应电极集成在液晶显示屏内的内嵌式触摸屏以其结构简单、画面质量高且成本低等优点逐渐成为触摸显示领域的主流。

在阵列基板上，如图5所示，用于驱动触摸驱动电极的触控金属线01条数与数据线02的条数比例1:3，为了提高内嵌式触摸屏的感应灵敏度，需要增多触摸驱动电极，对应的，阵列基板上的触控金属线01的条数需要增加，但是触控金属线01的条数增加导致像素单元内不透光部分的面积增大，导致像素单元的开口率减少，进而造成显示画面图像质量的下降。

因此，如何设计一种阵列基板，在不损失开口率的基础上，提高触控金属线的条数已经成为本领域技术人员亟需解决的技术问题。

实用新型内容

本实用新型提供一种阵列基板、内嵌式触摸屏及显示装置，该阵列基板在不损失开口率的基础上增大触控金属线的分布密度，提高产品质量。

为达到上述目的，本实用新型提供以下技术方案：

一种阵列基板，包括：

阵列分布的多个像素单元，每一个所述像素单元内设有一个薄膜晶体管；

沿像素单元的行方向延伸、与所述多个像素单元的像素单元行一一对应的栅线组；每一组相互对应的像素单元行和栅线组中，所述栅线组包括第一栅线和第二栅线，所述像素单元行包括交替排列的第一像素单元和第二像素单元，每一个所述第一像素单元的薄膜晶体管的栅极与所述第一栅线相连，且每一个所述第二像素单元的薄膜晶体管的栅极与所述第二栅线相连；

沿像素单元的列方向延伸的多条金属线，所述多条金属线包括数据线和触控金属线；每相邻的两像素单元列之间具有一条金属线，且所述数据线与所述触控金属线交替分布；每一条所述数据线和位于其两侧且与其相邻的两个像素单元列内各像素单元的薄膜晶体管连接。

背景技术提供的显示面板中的每一个像素单元沿行方向的尺寸与沿列方向的尺寸之比约为1:3，为了便于对上述阵列基板的原理进行描述，设定：背景技术提供的显示面板中的每一个像素单元沿行方向的尺寸为该像素单元的宽度，且沿列方向的尺寸为该像素单元的长度；则每一个像素单元的宽度与长度之比为1:3。

在本实用新型提供的上述阵列基板中，对于每一像素单元行来说，其驱动是通过与其对应的栅线组的第一栅线和第二栅线实现的，增加了一条栅线，并且，增加的栅线使该像素单元行内的每一个像素单元减小了“栅线的宽度*像素单元宽度”的开口面积；同时，本实用新型提供的阵列基板中数据线的数量变为了原来的一半，并且增加了触控金属线的数量，减少的数据线所在的位置由增加的触控金属线填充，即沿像素单元的行方向，每间隔三个像素单元就减少了一条金属线，减少的该金属线使该像素单元行内的每三个像素单元增加了“像素单元的长度*金属线宽度”的开口面积，由于每一个像素单元的宽度与长度之比为1:3，因此，上述阵列基板中对于每一行像素单元来说，由于增加了一条栅线导致减少的开口面积会被由于减少了金属线增加的面积补回来，因此，每一行像素单元中各像素单元的开口率不会损失，同时相对于原有阵列基板中像素单元行中每相隔三个像素单元设置一条触控金属线，上述阵列基板中每两个像素单元之间设置有一条触控金属线，故触控金属线的分布密度增大，进而提高了产品质量。

因此，上述阵列基板能够在不损失开口率的基础上增大触控金属线的分布密度，提高产品质量。

优选地，每一对相互对应的栅线组和像素单元行中，所述第一栅线和第二栅线位于所述像素单元行的两侧。

优选地，每一对相互对应的栅线组和像素单元行中，所述第一栅线和第二栅线位于所述像素单元行的同一侧。

优选地，每一对相互对应的栅线组和像素单元行中，所述第二栅线位于所述第一栅线背离所述像素单元行的一侧，且所述第二栅线通过金属桥与所述第二像素单元的薄膜晶体管的栅极相连。

优选地，所述薄膜晶体管为顶栅型结构。

优选地，所述阵列基板包括衬底基板和依次形成的遮光层、阻挡层、有源层、第一绝缘层、第一金属层、第二绝缘层、第二金属层、第三绝缘层、公共电极、第四绝缘层以及像素电极，其中，所述第一金属层用于形成所述栅线组，所述第二金属层用于形成所述数据线、触控金属线。

优选地，所述第二金属层与所述有源层通过过孔连接。

优选地，所述薄膜晶体管为底栅型结构型结构。

本实用新型还提供了一种内嵌式触摸屏，包括对盒设置的彩膜基板和阵列基板，以及位于所述彩膜基板和阵列基板之间的液晶层，所述阵列基板为上述技术方案中提供的任意一种阵列基板。

另外，本实用新型还提供了一种显示装置，包括上述技术方案中提供的的内嵌式触摸屏。

附图说明

图1为本实用新型一种实施例提供的一种阵列基板的结构示意图；

图2为本实用新型一种实施例提供的另一种阵列基板的结构示意图；

图3为本实用新型一种实施例提供的一种阵列基板的像素结构竖向截面示意图；

图4为本实用新型一种实施例提供的一种阵列基板的像素结构横向截面示意图；

图5为本实用新型背景技术提供的一种阵列基板的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，一种阵列基板，包括：

阵列分布的多个像素单元1，每一个像素单元1内设有一个薄膜晶体管11；

沿像素单元1的行方向延伸、与多个像素单元1的像素单元行一一对应的栅线组2；每一组相互对应的像素单元行和栅线组2中，栅线组2包括第一栅线21和第二栅线22，像素单元行包括交替排列的第一像素单元1和第二像素单元3，每一个第一像素单元1的薄膜晶体管11的栅极与第一栅线21相连，且每一个第二像素单元3的薄膜晶体管31的栅极与第二栅线22相连；

沿像素单元1的列方向延伸的多条金属线4，多条金属线4包括数据线41和触控金属线42；每相邻的两像素单元列之间具有一条金属线4，且数据线41与触控金属线42交替分布；每一条数据线41和位于其两侧且与其相邻的两个像素单元列内各像素单元1的薄膜晶体管11和像素单元3的薄膜晶体管31连接。

如图5所示的背景技术提供的显示面板中的每一个像素单元1沿行方向的尺寸与沿列方向的尺寸之比约为1:3，为了便于对上述阵列基板的原理进行描述，设定：背景技术提供的显示面板中的每一个像素单元1沿行方向的尺寸为该像素单元1的宽度，且沿列方向的尺寸为该像素单元1的长度；则每一个像素单元1的宽度与长度之比为1:3。

在本实用新型提供的上述阵列基板中，对于每一像素单元行来说，其驱动是通过与其对应的栅线组2的第一栅线21和第二栅线22实现的，增加了一条第二栅线22，并且，增加的第二栅线22使该像素单元行内的每一个像素单元1减小了“第二栅线22的宽度*像素单元1宽度”的开口面积；同时，本实用新型提供的阵列基板中数据线41的数量变为了原来的一半，并且增加了触控金属线42的数量，减少的数据线41所在的位置由增加的触控金属线42填充，即沿像素单元1的行方向，每间隔三个像素单元1就减少了一条触控金属线42，减少的该触控金属线42使该像素单元行内的每三个像素单元1增加了“像素单元1的长度*金属线42宽度”的开口面积，由于每一个像素单元1的宽度与长度之比为1:3，因此，上述阵列基板中对于每一行像素单元1来说，由于增加了一条第二栅线22导致减少的开口面积会被由于减少了触控金属线42增加的面积补回来，因此，每一行像素单元1中各像素单元1的开口率不会损失，同时相对于原有阵列基板中像素单元行中每相隔三个像素单元1设置一条触控金属线42，上述阵列基板中每两个像素单元1之间设置有一条触控金属线42，故触控金属线42的分布密度增大，进而提高了产品质量。

因此，上述阵列基板能够在不损失开口率的基础上增大触控金属线42的分布密度，提高产品质量。

如图1和图2所示，一种优选实施方式中，每一对相互对应的栅线组2和像素单元行中，第一栅线21和第二栅线22的位置关系可以为方式一，如图1所示，第一栅线21和第二栅线22位于像素单元行的两侧。

可以为方式二，如图2所示，每一对相互对应的栅线组2和像素单元行中，第一栅线21和第二栅线22位于像素单元行的同一侧。

在方式二中，具体地，每一对相互对应的栅线组2和像素单元行中，第二栅线22位于第一栅线21背离像素单元行的一侧，且第二栅线22通过金属桥与第二像素单元3的薄膜晶体管11的栅极相连。

一种优选实施方式中，薄膜晶体管11结构可以为方式一，如图3和图4所示，薄膜晶体管11为顶栅型结构。

在方式一中，阵列基板包括衬底基板和依次形成的遮光层5、阻挡层6、有源层7、第一绝缘层8、第一金属层9、第二绝缘层10、第二金属层12、第三绝缘层13、公共电极14、第四绝缘层15以及像素电极16，其中，第一金属层9用于形成栅线组2，第二金属层12用于形成数据线41、触控金属线42。

具体地，如图4所示，第二金属层12与有源层7通过过孔连接。

薄膜晶体管11的结构还可以为方式二，薄膜晶体管11为底栅型结构型结构。

本实用新型还提供了一种内嵌式触摸屏，包括对盒设置的彩膜基板和阵列基板，以及位于彩膜基板和阵列基板之间的液晶层，阵列基板为上述技术方案中提供的任意一种阵列基板。由于阵列基板在不损失开口率的基础上增大触控金属线42的分布密度，提高产品质量，所以具有上述技术方案中提供的任一种阵列基板的内嵌式触摸屏的显示图像画面质量没有变化，增加了触控感应灵敏度。

另外，本实用新型还提供了一种显示装置，包括上述技术方案中提供的内嵌式触摸屏。由于内嵌式触摸屏的触控反应灵敏度增加，具有上述技术方案中提供的内嵌式触摸屏的显示装置的触控反应灵敏度增加了。

显然，本领域的技术人员可以对本实用新型实施例进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，其特征在于，包括：

阵列分布的多个像素单元，每一个所述像素单元内设有一个薄膜晶体管；

沿像素单元的行方向延伸、与所述多个像素单元的像素单元行一一对应的栅线组；每一组相互对应的像素单元行和栅线组中，所述栅线组包括第一栅线和第二栅线，所述像素单元行包括交替排列的第一像素单元和第二像素单元，每一个所述第一像素单元的薄膜晶体管的栅极与所述第一栅线相连，且每一个所述第二像素单元的薄膜晶体管的栅极与所述第二栅线相连；

沿像素单元的列方向延伸的多条金属线，所述多条金属线包括数据线和触控金属线；每相邻的两像素单元列之间具有一条金属线，且所述数据线与所述触控金属线交替分布；每一条所述数据线和位于其两侧且与其相邻的两个像素单元列内各像素单元的薄膜晶体管连接。

2.根据权利要求1所述的阵列基板，其特征在于，每一对相互对应的栅线组和像素单元行中，所述第一栅线和第二栅线位于所述像素单元行的两侧。

3.根据权利要求1所述的阵列基板，其特征在于，每一对相互对应的栅线组和像素单元行中，所述第一栅线和第二栅线位于所述像素单元行的同一侧。

4.根据权利要求3所述的阵列基板，其特征在于，每一对相互对应的栅线组和像素单元行中，所述第二栅线位于所述第一栅线背离所述像素单元行的一侧，且所述第二栅线通过金属桥与所述第二像素单元的薄膜晶体管的栅极相连。

5.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管为顶栅型结构。

6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板包括衬底基板和依次形成的遮光层、阻挡层、有源层、第一绝缘层、第一金属层、第二绝缘层、第二金属层、第三绝缘层、公共电极、第四绝缘层以及像素电极，其中，所述第一金属层用于形成所述栅线组，所述第二金属层用于形成所述数据线、触控金属线。

7.根据权利要求6所述的阵列基板，其特征在于，所述第二金属层与所述有源层通过过孔连接。

8.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管为底栅型结构型结构。

9.一种内嵌式触摸屏，其特征在于，包括对盒设置的彩膜基板和阵列基板，以及位于所述彩膜基板和阵列基板之间的液晶层，所述阵列基板为权利要求1-8任一所述的阵列基板。

10.一种显示装置，其特征在于，包括权利要求9所述的内嵌式触摸屏。