CN204808884U - 资料存储型闪存优化译码使能装置 - Google Patents
资料存储型闪存优化译码使能装置 Download PDFInfo
- Publication number
- CN204808884U CN204808884U CN201520500555.2U CN201520500555U CN204808884U CN 204808884 U CN204808884 U CN 204808884U CN 201520500555 U CN201520500555 U CN 201520500555U CN 204808884 U CN204808884 U CN 204808884U
- Authority
- CN
- China
- Prior art keywords
- sheffer stroke
- gate
- stroke gate
- phase inverter
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本实用新型提出了一种资料存储型闪存优化译码使能装置,包括第一反相器,第二反相器、第三反相器、第一与非门、第二与非门、第三与非门、第四与非门和或非门;第一反相器输入端与比对电路连接,输出端与第一与非门第一输入端连接;第一与非门第二输入端接入控制使能信号;第二与非门、第三与非门及第四与非门输入端接入列地址,第二与非门输出端与第二反相器输入端连接;第三与非门输出端与第三反相器输入端连接;第四与非门输出端与或非门第一输入端连接,或非门第二输入端接入控制使能信号;第一与非门、第二反相器、第三反相器和或非门输出端与数据锁存器输入端连接。本实用新型通过加入控制使能信号,克服了对错误存储单元进行误操作的风险。
Description
技术领域
本实用新型涉及存储器读写操作的技术领域,特别是涉及一种资料存储型闪存优化译码使能装置。
背景技术
随着电子产品的不断发展,芯片技术也在发生着巨大的变化。资料存储型闪存作为闪存的一种,由于其内部非线性宏单元模式为固态大容量内存的实现提供了廉价有效的解决方案。资料存储型闪存存储器具有容量较大,改写速度快等优点,适用于大量数据的存储,因而在业界得到了越来越广泛的应用,如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
但资料存储型闪存在其应用领域也存在一定的不足。由于资料存储型闪存中会出现已坏的存储单元,进而需要采用其他存储单元进行替换。这中情况下会造成闪存中列地址与替换的存储单元的地址在读取过程中造成速度的差异,并进而造成地址比对的差异及译码的错误,最终导致对错误字节进行操作。
实用新型内容
针对以上不足,本实用新型提出了一种资料存储型闪存优化译码使能装置。该装置通过对列地址与替换的存储单元的地址比对与及列地址输入进行控制,从而降低了对错误字节操作现象的发生。
为实现以上技术方案,本实用新型提出了一种资料存储型闪存优化译码使能装置,其特征在于,包括,第一反相器,第二反相器、第三反相器、第一与非门、第二与非门、第三与非门、第四与非门和或非门;
其中,所述第一反相器输入端与芯片内部地址比对电路电连接,输出端与第一与非门的第一输入端电连接;所述第一与非门的第二输入端接入控制使能信号;
所述第二与非门、第三与非门及第四与非门输入端接入列地址,第二与非门输出端与所述第二反相器输入端电连接;第三与非门输出端与所述第三反相器输入端电连接;
所述第四与非门输出端与所述或非门的第一输入端电连接,所述或非门的第二输入端接入控制使能信号;
所述第一与非门、第二反相器、第三反相器和或非门的输出端与灵敏放大器控制器的输入端电连接。
进一步的,所述第二与非门、第三与非门和第四与非门均为多输入与非门,用于接收多位列地址。
进一步的,所述第一与非门的第二输入端与或非门的第二输入端分别与所述资料存储型闪存内部电路相连,用于接收控制使能信号。
进一步的,所述灵敏放大器控制器通过连接所述第一与非门、第二反相器、第三反相器和或非门的输出端,用于对第一与非门、第二反相器、第三反相器和或非门的输出结果进行操作,做进一步判断。
进一步的,所述第二与非门、第三与非门和第四与非门与资料存储型闪存的状态机相连,用于接收所述列地址。
本实用新型通过采用加入控制使能信号,并使其与列地址以、列地址与替换存储单元地址的比对结果进行逻辑运算,进行控制写入过程中是否加入替换存储单元并进行状态检测,进而避免了地址比对的差异造成的译码的错误,最终导致对错误字节进行操作的情况的发生。
附图说明
图1是本实用新型实施例提供的一种资料存储型闪存优化译码使能装置的结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本实用新型,而非对本实用新型的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本实用新型相关的部分而非全部内容。
图1是本实用新型实施例提供的一种资料存储型闪存优化译码使能装置的结构示意图。如图1所述,一种资料存储型闪存优化译码使能装置,其特征在于,包括,第一反相器101,第二反相器102、第三反相器103、第一与非门104、第二与非门105、第三与非门106、第四与非门107和或非门108;
其中,第一反相器101输入端与芯片内部地址比对电路112电连接,输出端与第一与非门104的第一输入端电连接;第一与非门104的第二输入端接入控制使能信号;
第二与非门105、第三与非门106及第四与非门107输入端接入列地址,第二与非门105输出端与第二反相器102输入端电连接;第三与非门106输出端与第三反相器103输入端电连接;
第四与非门107输出端与或非门108的第一输入端电连接,或非门108的第二输入端接入控制使能信号;
第一与非门104、第二反相器102、第三反相器103和或非门108的输出端与灵敏放大器控制器111的输入端电连接。
其中,第一反相器101、第二反相器102和第三反相器103的作用在于输出一个与原输入信号相反的信号。
如输入信号为A,输出信号则为
第一与非门104、第二与非门105、第三与非门106及第四与非门107的作用在于接收两个逻辑信号进行逻辑与运算并将得到的逻辑信号进行取反后进行输出。
如输入信号为A、B,则输出信号则为
或非门108的作用在于接收两个逻辑信号进行逻辑或运算并计算得到逻辑信号进行取反后进行输出。
如输入信号A、B,则输出信号则为
芯片内部地址比对电路112用于对列地址和需要进行替换的存储单元的地址进行比对,并将结果进行输出。
这里值得一提的是,列地址与需要进行替换的存储单元的地址进行比对是资料存储型闪存优化译码的一个必要的过程,在实际的应用过程中,芯片内部地址将比对结果常置为0。
第二与非门105、第三与非门106和第四与非门107均为多输入与非门,用于接收多位列地址。
其中,列地址来自于资料存储型闪存的状态机。值得一提的是,资料存储型闪存中状态机用于将不同类型的输入信号进行处理后进行输出。
现有技术中,第二与非门105、第三与非门106和第四与非门107均采用四输入的逻辑与非门,因此第二与非门105、第三与非门106和第四与非门107可接收状态机中1-12位的列地址,即第二与非门105接收1-4为列地址,第三与非门接收5-8位列地址,第四非门接收9-12位列地址。
第一与非门104的第二输入端与或非门108的第二输入端分别与资料存储型闪存内部电路109相连,用于接收控制使能信号X。
值得一提的是,资料存储型闪存内部电路109与外部处理器相连,该处理器用于向资料存储型闪存发送处理命令。处理器发送的命令经内部电路109输出后即为控制使能信号X。
灵敏放大器控制器111通过连接第一与非门104、第二反相器102、第三反相器103和或非门108的输出端,用于对第一与非门104、第二反相器102、第三反相器103和或非门108的输出结果进行进一步判断,并根据判断结果选择对应存储单元。
其中,第一与非门104的第一输入端接入的为列地址与需要进行替换的存储单元的地址进行比对结果B,第二输入端接入的是控制使能信号X,该信号为低电平有效;
其中比对结果B常置为0,而控制使能信号X为0时表示本实用新型装置加入控制使能信号;若控制使能信号X为1时,表示本实用新型装置既不加入控制使能信号。第二反相器102接入的是列地址第1-4位A1、A2、A3和A4的逻辑与非运算结果:
第三反相器103接入的是列地址第5-8位A5、A6、A7和A8的逻辑与非运算结果:
或非门108接入的是列地址第9-12位A9、A10、A11和A12的逻辑或非运算结果:
值得一提的是,Q1、Q2、Q3作为输出的译码结果包括多个排列组合结果。
或非门108输出结果用于判断是否存在替换存储单元并输出结果。当或非门108输出结果为0时,表示既不选取存储单元也不选取替换的存储单元;若当或非门108输出结果为1时,表示可以选取存储单元或替换的存储单元,但具体的选择要根据第一与非门104的输出结果RDNSA及灵敏放大器控制器111的判断结果而定。
值得一提的是,灵敏放大器控制器111包括有逻辑门以及控制***。第一与非门104的输出结果RDNSA会通过逻辑门做进一步逻辑与判断。当判断结果为1时,则表示需要采用替换存储单元;但判断结果为0时,表示采用现有的存储单元。
而第二反向器102、第三反相器103及或非门108的输出结果Q1、Q2、Q3输入至控制***。
当第一与非门104的输出结果RDNSA会通过逻辑与门判断为0,即不需要加入替换存储单元时,控制***会选择Q1、Q2、Q3之一的输出值全部为1的译码结果作为控制信号,选择对应存储单元进行操作;
当第一与非门104的输出结果RDNSA会通过逻辑与门判断为1,即需要加入替换存储单元时,控制***会选择Q1、Q2、Q3输出值其中一个为0的译码结果作为控制信号,选择对应存储单元进行操作。
由此,本实用新型一种资料存储型闪存优化译码使能装置的工作过程可以总结为:
外部处理器通过内部电路109进而生成控制使能信号X,当X=1时,表示处理器未通过内部电路109加入控制信号;当X=0时,表示处理器通过内部电路109加入控制信号。
灵敏放大器控制器111中逻辑门所接收的数据RDNSA为即为:由于B常置为0,因此,可理解为灵敏放大器控制器111中逻辑门所接收的数据即为控制使能信号X的反向信号。
若X=1,则RDNSA=0;若X=0,则RDNSA=1。
这里RDNSA会与灵敏放大器控制器111中逻辑与门进行与运算,若运算结果为0,则表示既不采用替换的存储单元进行操作;若运算结果为1,则表示采用替换存储单元进行操作。
此时,读取资料存储型闪存的状态机110发送的列地址A1至A12,分为三组,每组四个列地址,三组分别进行逻辑与非运算,进而得到三组逻辑运算的输出值分别为:及
之后,前两组输出值分别通过各自非门后输出为: 第三组输出值与控制使能信号输出值X分别通过或非门108第一及第二输入端后进行或非运算,输出值为:
值得注意的是,第三组逻辑运算采用或非是用以检测是否采用存储单元或替换的存储单元进行操作。
这里假设A1=A2=…=A12=1,因此相应的列地址为111111111111,则三组逻辑运算的输出值分别为0,0,0。
进而第一组逻辑运算通过第二反相器102后输出值变为1;
第二组逻辑运算通过第三反相器103后输出值变为1;
第三组逻辑运算与控制使能信号ALE再进行或非运算,并且设X=0(表示加入使能控制信号);因此或非门108的输出结果为:
因此,它表示可以选取存储单元或替换的存储单元进行操作。
进而判断第一与非门104的输出RDNSA结果为若与其进行逻辑与运算的灵敏放大器控制器111的逻辑门的逻辑值也为1的话,则通过运算后输出为1,则表示采用替换的存储单元进行操作,进而选择Q1、Q2、Q3输出值其中一个为0的译码结果作为控制信号,对相应替换存储单元进行操作。
若与其进行逻辑与运算的灵敏放大器控制器111的逻辑门的逻辑值为0的话,则通过运算后输出值为0,则表示采用现有的存储单元,进而选择Q1、Q2、Q3的输出值全部为1的译码结果作为控制信号,对相应存储单元进行操作。
本实用新型通过加入控制使能信号,并使其与列地址、列地址与替换存储单元地址的比对结果进行逻辑判断,进行控制写入过程中是否加入替换存储单元并进行状态检测,进而避免了地址比对的差异造成的译码的错误,最终导致对错误字节进行操作的情况的发生。
值得注意的是,以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的构思和原则的前提下所做的等同变化、修改与结合,均应属于本实用新型的保护范围。
Claims (5)
1.一种资料存储型闪存优化译码使能装置,其特征在于,包括,第一反相器,第二反相器、第三反相器、第一与非门、第二与非门、第三与非门、第四与非门和或非门;
其中,所述第一反相器输入端与芯片内部地址比对电路电连接,输出端与第一与非门的第一输入端电连接;所述第一与非门的第二输入端接入控制使能信号;
所述第二与非门、第三与非门及第四与非门输入端接入列地址,第二与非门输出端与所述第二反相器输入端电连接;第三与非门输出端与所述第三反相器输入端电连接;
所述第四与非门输出端与所述或非门的第一输入端电连接,所述或非门的第二输入端接入控制使能信号;
所述第一与非门、第二反相器、第三反相器和或非门的输出端与灵敏放大器控制器的输入端电连接。
2.根据权利要求1所述的资料存储型闪存优化译码使能装置,其特征在于,所述第二与非门、第三与非门和第四与非门均为多输入与非门,用于接收多位列地址。
3.根据权利要求1所述的资料存储型闪存优化译码使能装置,其特征在于,所述第一与非门的第二输入端与或非门的第二输入端分别与所述资料存储型闪存内部电路相连,用于接收控制使能信号。
4.根据权利要求1所述的资料存储型闪存优化译码使能装置,其特征在于,所述灵敏放大器控制器通过连接所述第一与非门、第二反相器、第三反相器和或非门的输出端,用于对第一与非门、第二反相器、第三反相器和或非门的输出结果进行操作,做进一步判断。
5.根据权利要求2所述的资料存储型闪存优化译码使能装置,其特征在于,所述第二与非门、第三与非门和第四与非门与资料存储型闪存的状态机相连,用于接收所述列地址。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520500555.2U CN204808884U (zh) | 2015-07-10 | 2015-07-10 | 资料存储型闪存优化译码使能装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520500555.2U CN204808884U (zh) | 2015-07-10 | 2015-07-10 | 资料存储型闪存优化译码使能装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204808884U true CN204808884U (zh) | 2015-11-25 |
Family
ID=54593666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520500555.2U Withdrawn - After Issue CN204808884U (zh) | 2015-07-10 | 2015-07-10 | 资料存储型闪存优化译码使能装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204808884U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104979004A (zh) * | 2015-07-10 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 资料存储型闪存优化译码使能装置 |
-
2015
- 2015-07-10 CN CN201520500555.2U patent/CN204808884U/zh not_active Withdrawn - After Issue
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104979004A (zh) * | 2015-07-10 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 资料存储型闪存优化译码使能装置 |
CN104979004B (zh) * | 2015-07-10 | 2018-12-14 | 北京兆易创新科技股份有限公司 | 资料存储型闪存优化译码使能装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102148052B (zh) | 存储器电路及其控制电路装置 | |
CN108231111A (zh) | 半导体器件 | |
CN107240413A (zh) | 半导体存储器装置及其操作方法 | |
US10026463B1 (en) | Semiconductor device and method of operation | |
CN103119652B (zh) | 信道偏斜 | |
CN108665918A (zh) | 半导体器件 | |
CN105468569A (zh) | 一种包含大容量非易失性存储器的嵌入式*** | |
CN103077742A (zh) | 行译码电路及存储器 | |
WO2022192832A1 (en) | Repair operation techniques | |
CN102122270B (zh) | 在存储器中查找数据的方法和装置以及存储器 | |
CN204808884U (zh) | 资料存储型闪存优化译码使能装置 | |
CN101853198B (zh) | 地址总线的检测方法、设备和*** | |
CN102751966B (zh) | 延迟电路和存储器的潜伏时间控制电路及其信号延迟方法 | |
CN103730155A (zh) | 数据写入方法及装置 | |
CN115461722A (zh) | 错误检测码产生技术 | |
CN104599706A (zh) | 随机存取存储器及调整随机存取存储器读取时序的方法 | |
CN104979004A (zh) | 资料存储型闪存优化译码使能装置 | |
CN108182169B (zh) | 一种mtd滤波器中高效fft实现方法 | |
CN102332295B (zh) | 存储器电路及应用所述存储器电路读取数据的方法 | |
CN101866695B (zh) | 一种NandflashU盘控制器读写Norflash存储器的方法 | |
CN103456354A (zh) | 一种非易失性存储器差分存储格的方法和装置 | |
CN104979011A (zh) | 资料存储型闪存中优化读数据电路 | |
CN104992724A (zh) | 资料存储型闪存中写操作控制方法与装置 | |
CN105070319A (zh) | 一种锁存器和锁存器输出方法 | |
CN113012735A (zh) | 半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20151125 Effective date of abandoning: 20181214 |