CN204556843U - 探测*** - Google Patents

Abstract

本实用新型实施例提供了一种探测***，有效改善了现有技术中基于闪烁体探测器的探测***适用范围有限的问题。本实用新型实施例中的探测***包括碲锌镉线阵探测器、处理器和多个读出电路；所述碲锌镉线阵探测器包括碲锌镉探测器，所述碲锌镉探测器包括多个像素单元，所述多个像素单元中，两两像素单元电极间存在间隔，每个所述像素单元分别对应一个所述读出电路。该探测***结构简单、设计巧妙，对射线的转换效率高，显著提高了探测***的适用范围，实施方便，易于推广应用。

Description

探测***

技术领域

本实用新型涉及检测技术领域，具体而言，涉及一种探测***。

背景技术

现有技术中，在医学和工业及安全核辐射探测及成像领域主要采用基于闪烁体探测器的探测***进行探测，设计人经研究发现，这种探测***对射线的转换效率低，需要较大的射线剂量，适用范围有限。

实用新型内容

有鉴于此，本实用新型实施例的目的在于提供一种探测***，以改善现有技术中基于闪烁体探测器的探测***适用范围有限的问题。

为了实现上述目的，本实用新型实施例采用的技术方案如下：

第一方面，本实用新型实施例提供了一种探测***，包括：碲锌镉线阵探测器、处理器和多个读出电路；所述碲锌镉线阵探测器包括碲锌镉探测器，所述碲锌镉探测器包括多个像素单元，所述多个像素单元中，两两像素单元电极间存在间隔，每个所述像素单元分别对应一个所述读出电路。

结合第一方面，本实用新型实施例提供了第一方面的第一种可能的实施方式，其中，每个所述读出电路均包括模拟电路，所述模拟电路包括前置放大电路，与所述前置放大电路耦合的极零相消电路，与所述极零相消电路耦合的成型放大电路和与所述成型放大电路耦合的基线恢复电路。

结合第一方面的第一种可能的实施方式，本实用新型实施例提供了第一方面的第二种可能的实施方式，其中，每个所述读出电路均还包括数字电路，所述数字电路包括甄别器，与所述甄别器耦合的逻辑窗，与所述逻辑窗耦合的计数器和与所述计数器耦合的缓存器。

结合第一方面，或第一方面的第一种、第二种可能的实施方式，本实用新型实施例提供了第一方面的第三种可能的实施方式，其中，所述处理器包括可编程逻辑控制器和上位机，所有所述读出电路均与所述可编程逻辑控制器耦合，所述可编程逻辑控制器与所述上位机耦合。

结合第一方面的第三种可能的实施方式，本实用新型实施例提供了第一方面的第四种可能的实施方式，其中，所述碲锌镉线阵探测器还包括接插件和封装基板，所述接插件焊接在所述封装基板一侧、所述碲锌镉探测器倒装在所述封装基板另一侧，所述接插件和所述碲锌镉探测器均安装在所述封装基板上；

所述接插件与所述碲锌镉探测器互相平行；或

所述接插件与所述碲锌镉探测器互相垂直。

结合第一方面的第四种可能的实施方式，本实用新型实施例提供了第一方面的第五种可能的实施方式，其中，所述碲锌镉探测器还包括保护环，所述多个像素单元均设于所述保护环中。

结合第一方面的第四种或第五种可能的实施方式，本实用新型实施例提供了第一方面的第六种可能的实施方式，其中，所述碲锌镉探测器为16像素碲锌镉探测器，所述多个像素单元中，每个像素单元的宽度为0.4～0.6mm或0.8～1.2mm，高度为0.8～2.0mm；两两像素单元电极间的间隔为50～200um。

结合第一方面的第五种可能的实施方式，本实用新型实施例提供了第一方面的第七种可能的实施方式，其中，所述碲锌镉探测器为32像素/64像素碲锌镉探测器，所述多个像素单元在所述保护环内排列成一排，所述多个像素单元中，每个像素单元的宽度为0.4～0.8mm，高度为0.6～1.2mm；两两像素单元电极间的间隔为50～100um。

结合第一方面的第五种可能的实施方式，本实用新型实施例提供了第一方面的第八种可能的实施方式，其中，所述碲锌镉探测器为32像素/64像素碲锌镉探测器，所述多个像素单元在所述保护环内排列成两排，所述多个像素单元中，每个像素单元的宽度为0.6～0.12mm，高度为0.6～1.2mm；两两像素单元电极间的间隔为50～100um。

结合第一方面的第八种可能的实施方式，本实用新型实施例提供了第一方面的第九种可能的实施方式，其中，所述多个像素单元在所述保护环内排列成两排；

所述两排像素单元轴对称排列，或

所述两排像素单元错位排列。

本实用新型实施例中，摈弃了现有技术中采用闪烁体探测器进行探测的方案，经多方验证，巧妙地选用了CZT线阵探测器，使得X射线能量可以直接转换，显著降低了对射线剂量的需求；巧妙地采用了计数型技术方案，可以实现灵活计数，从而可以将计数值进行合成得到更清晰的图像，设计十分巧妙，符合实际需求。

进一步地，本实用新型实施例中，读出电路包括模拟电路和数字电路，对模拟电路、数据电路的电路结构进行了巧妙设计，各器件电路相互配合进行计数，有效确保了计数的可靠性。

进一步地，本实用新型实施例中，针对不同像素，如：16像素、32像素、64像素，分别设计了不同、结构尺寸的碲锌镉探测器，使得本实用新型实施例提供的探测***不仅具有较广的检测范围，用户还可根据实际需求选择不同像素的碲锌镉探测器，使用灵活性较高，符合实际需求。

进一步地，本实用新型实施例中，巧妙地将32像素/64像素碲锌镉探测器中，多个像素单元在所述保护环内排列成两排，这中排列方式，能够进一步降低检测所需射线剂量，提高探测器的灵敏度。

进一步地，本实用新型实施例中，巧妙地将32像素/64像素碲锌镉探测器中，多个像素单元在所述保护环内错位排列成两排，两排像素单元错位排列，能够有效减少被测物体图像出现死区，进而显著提高了检测的全面性和准确性。

进一步地，本实用新型实施例中，对碲锌镉探测器的材料、尺寸进行了巧妙选择和设计，有效确保了探测***的性价比。

本实用新型实施例中的探测***结构简单、实施方便、能显著提高探测***对射线的转换效率，进而提高探测***的适用范围，符合实际需求，具有突出的实质性特点和显著进步，适合大规模推广应用。

本实用新型的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本实用新型实施例而了解。本实用新型实施例的目的和其他优点可通过在所写的说明书、权利要求书、以及附图来实现和获得。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本实用新型实施例所提供的一种16像素碲锌镉探测器的结构示意图；

图2为本实用新型实施例所提供的一种32像素/64像素碲锌镉探测器的结构示意图；

图3为本实用新型实施例所提供的另一种32像素/64像素碲锌镉探测器的结构示意图；

图4为本实用新型实施例所提供的另一种32像素/64像素碲锌镉探测器的结构示意图；

图5为本实用新型实施例所提供的一种探测***的结构示意图；

图6为本实用新型实施例所提供的另一种探测***的结构示意图；

图7为本实用新型实施例所提供的一种探测***的***框图；

图8为本实用新型实施例所提供的一种碲锌镉探测器安装结构示意图；

图9为本实用新型实施例所提供的另一种碲锌镉探测器安装结构示意图；

图10为本实用新型实施例所提供的一种模拟电路的电路框图；

图11为本实用新型实施例所提供的一种数字电路的电路框图；

图12为本实用新型实施例所提供的另一种数字电路的电路框图。

上述附图中，附图标志对应的名称为：

像素单元100，保护环101；

封装基板200，碲锌镉探测器201，接插件202；

碲锌镉线阵探测器300，读出电路301，处理器302；

前置放大电路400，极零相消电路401，成型放大电路402；基线恢复电路403；

甄别器500，逻辑窗501，计数器502，缓存器503。

具体实施方式

下面将结合本实用新型实施例中附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例

为了改善现有探测器射线转换率较低，现有探测***适用范围有限的问题，设计人进行了多方研究，经研究发现，通过改变现有探测器的结构来提高其射线转换率的实现难度较大，因而，设计人转而寻找其他射线转换率较高的探测器，经多方调查验证发现，碲锌镉CZT探测器性能较好，CZT探测器采用了一种新型的半导体材料，能直接把射线能量转换为电信号，转换效率高，需要的射线剂量小。另外，经研究还发现，与闪烁体探测器等现有探测器相比，CZT探测器不仅可以在室温下很好的工作，而且具有较高的能量分辨率和空间分辨率；另，设计人经研究发现，如果能对探测结果进行成像等处理，能显著提高探测结果的直观性，在众多成像方式中，设计人经研究发现，计数成像使用灵活性更高、成像效率和效果均较好。

基于此，本实用新型实施例设计了一种基于CZT线阵探测器的X射线成像和检测的探测***，该探测***配备CZT线阵探测器，通过ASIC读出电路301实现对X射线的探测，把X射线能量转换为电信号，在ASIC读出电路301实现计数功能，通过处理器302，例如：可编程逻辑控制器FPGA来实现ASIC读出电路301的控制和数据的读写及传输功能。

如图7所示，本实用新型实施例中的探测***包括：碲锌镉线阵探测器300、处理器302和多个读出电路301。

其中，碲锌镉线阵探测器300用于探测透过待测物的X射线，将探测得到的所述X射线的能量转换为电信号；读出电路301用于获得所述碲锌镉线阵探测器300得到的电信号，对幅度符合，如大于预设阈值的电信号进行计数读出，得到计数值；处理器302用于设定所述预设阈值，对所述读出电路301的计数值进行处理。

上述碲锌镉线阵探测器300的结构有多种，本实用新型实施例提供了其中一种，所述碲锌镉线阵探测器300包括碲锌镉探测器201。现在，由于工艺的发展，生产碲锌镉CZT探测器已经可以实现，如图1所示，本实用新型实施例中，经多方验证，对包括CZT探测器的碲锌镉线阵探测器300结构进行了巧妙设计，该碲锌镉线阵探测器300，包括封装基板200，耦合在所述封装基板200上的接插件202，以及耦合在所述封装基板200上的碲锌镉探测器201；所述碲锌镉探测器201包括Guardring保护环101，设于所述保护环101内的多个像素单元100，所述多个像素单元100中，两两像素单元100电极间存在间隔Gap，每个所述像素单元100分别对应一个所述读出电路301。

为了提高探测***使用的灵活性，本实用新型实施例中，提供了CZT探测器在16像素、32像素、64像素时不同的结构设计：

如图2所示，16像素碲锌镉探测器201的所述多个像素单元100中，每个像素单元100的宽度为0.4～0.6mm或0.8～1.2mm，高度为0.8～2.0mm；两两像素单元100电极间的间隔为50～200um。

32像素/64像素碲锌镉探测器201的所述多个像素单元100的排列方式有多种，如图3所示，本实用新型实施例提供了其中一种单排排列的方式：所述多个像素单元100在所述保护环101内排列成一排，所述多个像素单元100中，每个像素单元100的宽度为0.4～0.8mm，高度为0.6～1.2mm；两两像素单元100电极间的间隔为50～100um。

为了进一步降低检测所需射线剂量，如图4所示，本实用新型实施例提供了其中一种双排排列的方式：所述多个像素单元100在所述保护环101内排列成两排，所述多个像素单元100中，每个像素单元100的宽度为0.6～0.12mm，高度为0.6～1.2mm；两两像素单元100电极间的间隔为50～100um。

当所述多个像素单元100在所述保护环101内排列成两排时，排列方式有多种，例如：所述两排像素单元100轴对称，如图3所示；又例如：所述两排像素单元100错位排列，如图4所示，将两排像素单元100错位排列，具有可以减少被测物体图像出现死区，提高检测的全面性和准确性的优点。

其中，每个像素单元100的宽度和高度主要根据所需CZT线阵探测器的尺寸进行灵活选择，每个像素单元100的宽度和高度决定了CZT探测器的尺寸。这种将CZT线阵探测器模块化的设计，使得在使用时，可根据用户需求灵活“拼接”出不同长度的CZT线阵探测器，将不同长度的CZT线阵探测器通过接插件202插在封装基板200上即可。优选当需进行模块与模块间的拼接时，模块与模块之间的拼接缝隙小于100um，拼接后所有模块的探测器在一条直线上。

在实际应用中，CZT探测***如果为裸片，测试和应用均会很不方便。因此，需要对CZT探测***进行倒装，以方便CZT探测***的应用。CZT探测***的倒装方式有多种，本实用新型实施例中，提供了其中一种，优选所述接插件202和所述碲锌镉探测器201均安装在所述封装基板200上，其中，所述插接件和所述碲锌镉探测器201的相对位置可有多种，例如：所述接插件202与所述碲锌镉探测器201互相平行，如图5所示；又例如：所述接插件202与所述碲锌镉探测器201互相垂直，如图6所示。其中，所述接插件202安装在所述封装基板200一侧、所述碲锌镉探测器201安装在所述封装基板200另一侧。

在实施时，优选所述碲锌镉探测器201的厚度为2～4mm；优选碲锌镉探测器201电极采用金或者铂金材料制成；优选所述封装基板200采用陶瓷PCB材料制造而成。

在实施时，所述接插件202、所述碲锌镉探测器201与所述封装基板200的连接方式有多种，本实用新型实施例中，提供了其中一种连接方式，例如：在CZT探测***像素焊盘的PCB上打孔，背面走线与接插件202连接，在CZT探测***背面走线，在封装基板200上与探测器垂直方向的背面连接接插件202。

在实际应用时，只需将图1～图4不同像素结构的线阵CZT晶体倒装在如图5或者图6焊接好接插件202的陶瓷基板上。这样就可以把封装的探测器插在有对应接插件202的电子学基板上，实现数据采集和转换及处理功能。

设CZT线阵探测器为模块，如图8、图9所示，本实用新型实施例中提供了其中一种实现方案：通过高压引脚对应的焊盘把封装基板200的高压传递至模块上的CZT探测器，优选电场电压根据CZT探测器特性的不同在500～1000V之间；CZT探测器封装在焊有接插件202的陶瓷基板上，通过该接插件202与模块封装连接，接插件202公母应一一对应，像素点的焊盘应远离高压的焊盘，高压引脚对应的焊盘上，优选虚线对应的焊盘没有电气属性，虚线左边的焊盘是像素对应的焊盘，这样设计的目的是降低高压对线阵CZT像素的影响；模块的封装基板200；接插件202，主要是用作封装基板200与模块连接的电源线和地线、模块计数器502发给基板的数据总线、以及基板对模块控制的信号线，是ASIC芯片。

上述读出电路301的结构有多种，本实用新型实施例提供了其中一种，每个所述像素单元100分别对应一个所述ASIC读出电路301中的一路，每个所述读出电路301均包括模拟电路和数字电路，如图10所示，所述模拟电路包括前置放大电路400、极零相消电路401、成型放大电路402和基线恢复电路403；如图11所示，所述数字电路包括甄别器500、逻辑窗501、计数器502和缓存器503。

本实用新型实施例中，优选每一个可编程逻辑控制器有一路测试通道和32个真实信号通道，每一个真实信号通道结构均相同，均可分为如图10所示的模拟电路和5个如图11所示的数字电路。其中，所述前置放大电路400与所述碲锌镉探测器201耦合，用于将获得的所述碲锌镉线阵探测器300得到的射线能量转化为指数衰减信号；所述极零相消电路401与所述前置放大电路400耦合，用于消除所述指数衰减信号的上冲或下冲；所述成型放大电路402与所述极零相消电路401耦合，用于将消除上冲或下冲后的所述指数衰减信号转化为高斯波形，对所述高斯波形进行幅度放大，例如：CR-RC⁶滤波电路；所述基线恢复电路403与所述成型放大电路402耦合，用于对进行功率放大后的所述高斯波形进行基线恢复，在高计数率的作用下，信号的基线会飘离原来的位置，基线恢复电路403可以使飘了的基线恢复到原来的位置；所述甄别器500通过模数转换电路与所述基线恢复电路403耦合，用于得到符合所述预设阈值的电信号；所述逻辑窗501与所述甄别器500耦合，用于输出符合所述预设阈值的电信号；所述计数器502与所述逻辑窗501耦合，用于在所述逻辑窗501输出符合所述预设阈值的电信号时进行计数；所述缓存器503与所述计数器502耦合，用于存储所述计数器502的计数值。

如图12所示，优选每一个真实信号通道均包括5个甄别器500、5个逻辑窗501、5个计数器502和5个缓存器503。优选每个甄别器500预设阈值由两部分组成：全局阈值和微调阈值。优选所有真实信号通道共用5个全局阈值，分别通过5个8bit全局模数转换器来调节；优选每个甄别器500的微调阈值都是独立的，分别通过160个5bit本地模数转换器来调节。在实施时，预设阈值可以通过SPI接口由可编程逻辑控制器FPGA来配置。预设阈值的产生方式有多种，可通过阈值产生电路实现。

基于上述方案，本实用新型实施例提供了其中一种计数方案：当信号幅度大于对应甄别器500预设阈值时，对应逻辑窗501经过一定的逻辑电路输出1，对应计数器502加1，将所得到的计数值存放在缓存里，通过16位总线把计数器502的计数值读出。读出方式有多种，本实用新型实施例提供了其中一种读出时序：

读出控制信号包括nCNTRST、RDCLK、DUP和DSEL四个控制信号。其中，DSEL为缓存器503的数据输入选择控制信号：当DSEL为低电平时输入为上一个缓存器503，这样片内的160个缓存器503组成宽度为16bit的移位寄存器，通过RDCLK的上升沿依次移位读出，这样可以实现多个读出电路301芯片的级联；DSEL为高电平时输入为对应的计数器502，此时可以通过DUP的上升沿将计数器502的值锁存到缓存器503中。计数器502值读出后可以通过nCNTRST清零，低电平有效。计数器502只有在DSEL为高或nCNTRST为低时不工作，其余时间，包括缓存器503移位读出时均可计数。

上述处理器302的结构有多种，本实用新型实施例优选所述处理器302包括可编程逻辑控制器和上位机，所述读出电路301与所述可编程逻辑控制器耦合，所述可编程逻辑控制器与所述上位机耦合。

本实用新型实施例中，可编程逻辑控制器与上位机的耦合方式有多种，例如:可采用通用串行总线(Universal Serial Bus，USB)、千兆网等通讯方式，可编程逻辑控制器之间可通过低压差分电平(Low Voltage Differential Signal，LVDS)实现通讯。

其中，所述可编程逻辑控制器用于对所有所述读出电路301进行配置，读取所有所述缓存器503中的计数值，将读取的所有所述计数值传递至所述上位机；所述上位机用于对获得的所有所述计数值整合后进行分析成像，控制所述可编程逻辑控制器对各所述读出电路301进行配置。

可编程逻辑控制器FPGA在探测***中起着重要作用，如：要对ASIC读出电路301芯片进行依次配置，因为要实现多个模块的拼接，所以需要对每个ASIC读出电路301芯片进行依次的配置，配置过程优选采用SPI总线协议；对计数器502的16位数据依次读取；实现数据与上位机或者主控器的传输功能，优选：USB接口，可以实现与上位机是USB通讯协议的用户的很好匹配，千兆网接口：可以实现与上位机是网络通讯协议的用户的很好匹配，LVDS接口：可以实现与用户需求是FPGA或高速接口的很好匹配。

上位机主要实现数据的采集及对各个读出电路301芯片的配置，及计数成像。

本实用新型实施中，信号的幅度就是指信号电压大小。

相对于传统的X射线成像和检测***，本实用新型实施例提供的探测***巧妙地选用了CZT线阵探测器，使得X射线能量可以直接转换，显著降低了对射线剂量的需求；巧妙地采用了计数型技术方案，可以实现灵活计数，从而可以将计数值进行合成得到更清晰的图像，例如:可以根据实际需求，把X射线能量分成多个能区分别计数，然后把不同能区的数据分别进行合成成像；对CZT线阵探测器的结构进行了巧妙设置，使得本***具有较高的集成度和易于实现模块之间的拼接；巧妙地对读出电路301、CZT探测器进行了设置，实现了对多个像素信号的综合处理；通过可编程逻辑控制器FPGA控制ASIC读出电路301的配置和读写，并实现与上位机的通讯，有效降低了***的体积。

本实用新型实施例中，所采用的器件、装置均为现有技术中已十分成熟的技术，因而在此不作更多说明，显然，本领域的技术人员应该明白，上述的本实用新型实施例的各功能可以用通用的硬件来实现，它们可以集中在单个的硬件上，或者分布在多个硬件所集成的电路板上，可选地，它们可以用可执行的现有程序代码来实现，从而，可以将它们存储在存储装置中由硬件来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本实用新型的功能实现不限制于任何特定的硬件和软件结合。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种探测***，其特征在于，包括：碲锌镉线阵探测器、处理器和多个读出电路；所述碲锌镉线阵探测器包括碲锌镉探测器，所述碲锌镉探测器包括多个像素单元，所述多个像素单元中，两两像素单元电极间存在间隔，每个所述像素单元分别对应一个所述读出电路。

2.根据权利要求1所述的探测***，其特征在于，每个所述读出电路均包括模拟电路，所述模拟电路包括前置放大电路，与所述前置放大电路耦合的极零相消电路，与所述极零相消电路耦合的成型放大电路和与所述成型放大电路耦合的基线恢复电路。

3.根据权利要求2所述的探测***，其特征在于，每个所述读出电路均还包括数字电路，所述数字电路包括甄别器，与所述甄别器耦合的逻辑窗，与所述逻辑窗耦合的计数器和与所述计数器耦合的缓存器。

4.根据权利要求1～3任意一项所述的探测***，其特征在于，所述处理器包括可编程逻辑控制器和上位机，所有所述读出电路均与所述可编程逻辑控制器耦合，所述可编程逻辑控制器与所述上位机耦合。

5.根据权利要求4所述的探测***，其特征在于，所述碲锌镉线阵探测器还包括接插件和封装基板，所述接插件焊接在所述封装基板一侧、所述碲锌镉探测器倒装在所述封装基板另一侧，所述接插件和所述碲锌镉探测器均安装在所述封装基板上；

所述接插件与所述碲锌镉探测器互相平行；或

所述接插件与所述碲锌镉探测器互相垂直。

6.根据权利要求5所述的探测***，其特征在于，所述碲锌镉探测器还包括保护环，所述多个像素单元均设于所述保护环中。

7.根据权利要求5或6所述的探测***，其特征在于，所述碲锌镉探测器为16像素碲锌镉探测器，所述多个像素单元中，每个像素单元的宽度为0.4～0.6mm或0.8～1.2mm，高度为0.8～2.0mm；两两像素单元电极间的间隔为50～200um。

8.根据权利要求6所述的探测***，其特征在于，所述碲锌镉探测器为32像素/64像素碲锌镉探测器，所述多个像素单元在所述保护环内排列成一排，所述多个像素单元中，每个像素单元的宽度为0.4～0.8mm，高度为0.6～1.2mm；两两像素单元电极间的间隔为50～100um。

9.根据权利要求6所述的探测***，其特征在于，所述碲锌镉探测器为32像素/64像素碲锌镉探测器，所述多个像素单元在所述保护环内排列成两排，所述多个像素单元中，每个像素单元的宽度为0.6～0.12mm，高度为0.6～1.2mm；两两像素单元电极间的间隔为50～100um。

10.根据权利要求9所述的探测***，其特征在于，所述多个像素单元在所述保护环内排列成两排；

所述两排像素单元轴对称排列，或

所述两排像素单元错位排列。