CN204333963U - 一种双dsp高速静止无功发生装置 - Google Patents

Abstract

本实用新型提供了一种双DSP高速静止无功发生装置，包括电流电压信号采集模块、FPGA芯片、第一DSP芯片、第二DSP芯片、变流模块及并网接入模块。所述FPGA芯片读取电流电压信号采集模块采集到的电网的电流电压信号输出给所述第一DSP芯片，第一DSP芯片分析出电网无功电流信号、谐波信号、不平衡电流信号并形成与这些信号电流方向相反的指令电流信号输出给所述第二DSP芯片，第二DSP芯片根据指令电流信号计算出PWM信号的占空比并输出给FPGA芯片，FPGA芯片调制出PWM信号输出到所述变流模块，变流模块根据PWM信号形成和电网谐波电流大小相等，方向相反的补偿电流，经并网接入模块注入到电网。该装置具有调节速度快、运行范围宽、实现感性和容性的双向补偿，连续平滑补偿优点。

Description

一种双DSP高速静止无功发生装置

技术领域

本实用新型涉及电力设备无功补偿技术领域，特别是涉及一种双DSP高速静止无功发生装置。

背景技术

随着国民经济的快速发展，电力电子产品大量用于现代工业控制领域，对电能质量的要求也越来越高，其中最突出的是电压质量和谐波质量的问题。对于电压质量，主要是电压幅值不符合电能质量要求，即由于无功调节的不利导致。由于电网无功补偿不足，电网在小负荷运行下因无功过剩的影响导致电网电压上扬，需断开一些传输距离长又近似空载运行的线路或者安装电抗器来避免装置电压过分偏高，当负荷水平上升时，导致电网电压偏低。电网中无功功率的传输不但会产生很大的有功损耗，而且沿传输途径还会产生很大的电压降落，同时使视在功率增大，这将对装置产生一系列负面影响，如增加设备容量，线路损耗，功率因数降低等等。

目前，晶闸管投切电容器TSC具有成本低、可靠性较高等优点，在电力装置中得到了广泛应用，但是晶闸管投切电容器TSC存在分级调节、连续可控性差、不能实现连续平滑补偿等缺点。现有技术中的无功补偿装置自身产生的高频载波也会回馈电网造成二次污染，而且容易过补偿，因此现有技术很难满足现代电网对无功补偿技术提出的新要求。

实用新型内容

本实用新型的目的在于克服上述现有技术的不足，提供一种调节速度快、运行范围宽、可实现感性和容性的双向补偿，连续平滑补偿，自动合理限制补偿电流的双DSP高速静止无功发生装置。

本实用新型是这样实现的：一种双DSP高速静止无功发生装置，与电网电性连接，其特征在于，包括电流电压信号采集模块、FPGA芯片、第一DSP芯片、第二DSP芯片、变流模块及并网接入模块；

所述电流电压信号采集模块输出端电性连接所述FPGA芯片输入端，所述FPGA芯片的输出端分别电性连接所述第一DSP芯片的输入端以及所述第二DSP芯片的输入端，所述第一DSP芯片的数据交换端口和所述第二DSP芯片的数据交换端口电性连接，所述FPGA芯片用于读取所述电流电压信号采集模块采集到的电网中的电流信号及电压信号并将所述电流信号及所述电压信号输出给所述第一DSP芯片，所述第一DSP芯片用于分析所述电网的无功电流信号、谐波信号、不平衡电流信号并形成指令电流信号并输出所述第二DSP芯片，所述指令电流信号的电流方向与所述电网的无功电流信号、谐波电流、不平衡电流信号的电流方向相反，所述第二DSP芯片用于根据所述指令电流信号并结合PI调节的电压环控制算法和无差拍的电流环控制算法计算出PWM信号的占空比并将所述PWM信号的占空比输出给所述FPGA芯片，所述FPGA芯片用于根据所述PWM信号的占空比调制出PWM信号并输出到所述变流模块，所述变流模块用于根据PWM信号形成一个和谐波电流大小相等，方向相反的补偿电流，所述并网接入模块用于将所述补偿电流注入到所述电网中。

进一步地，还包括并网电流采集模块以及装置运行状态采集模块；

所述并网电流采集模块用于采集所述并网接入模块输出的补偿电流信号，并将所述补偿电流信号输出到所述FPGA芯片，所述FPGA芯片将所述补偿电流信号与所述指令电流信号进行相位比较，并执行锁相环计算，所述FPGA芯片根据计算结果对所述PWM信号进行调节，使输出的补偿电流具有正确的相位；所述装置运行状态采集模块用于采集所述装置的运行状态信号，并将所述运行状态信号反馈给所述FPGA芯片，所述FPGA芯片根据所述运行状态信号作出相应的控制动作。

进一步地，所述电流电压信号采集模块包括电流互感器、电压互感器，运算放大器，AD采集模块；

所述运算放大器与所述电压互感器共同组成了信号调理模块，所述电流互感器对电网电流信号进行检测，并将电网的电流信号转为小电压信号输入所述运算放大器进行放大转换成与所述AD采集模块相匹配的电压信号并输出给所述AD采集模块，同时所述电压互感器将电网电压信号转为与所述AD采集模块相匹配的电压信号并输出给所述AD采集模块，所述AD采集模块将采样到的信号进行模数转换后实时发送给所述FPGA芯片。

进一步地，所述变流模块包括IGBT驱动单元、电性连接于所述IGBT驱动单元输出端的IGBT开关单元，所述IGBT驱动单元包括与非门电路、IGBT驱动芯片以及隔离变压器，所述与非门电路的输入端与所述FPGA芯片的输出端连接，用于接收所述FPGA芯片调制出的PWM信号，所述PWM信号经所述与非门电路整形输出后进入所述IGBT驱动芯片形成用于驱动所述IGBT开关单元的驱动信号，所述驱动信号经所述隔离变压器输出到所述IGBT开关单元的驱动端。

进一步地，所述IGBT驱动芯片包括软关断输入端，所述软关断输入端通过第一控制线与FPGA芯片的控制输出端电性连接。

进一步地，所述并网接入模块包括低通滤波单元和电抗器，所述低通滤波单元的输出端与所述电抗器输入端电性连接，所述低通滤波单元用于滤掉所述IGBT开关单元形成的高频开关谐波。

进一步地，所述并网接入模块还包括接触器，所述接触器连接于所述电抗器的输出端及电网之间，所述接触器的控制端通过第二控制线连接至所述FPGA芯片的控制信号输出端。

进一步地，所述装置运行状态采集模块包括IGBT开关单元的散热器温度传感器、IGBT开关单元的工作状态传感器、IGBT开关单元的直流母线过流过压传感器、接触器温度传感器、装置散热风扇运行状态传感器，以及与每一传感器一一对应电性连接的双运放滤波调理单元。

进一步地，还包括人机界面，所述人机界面为触摸屏，其通过485接口与第一DSP芯片或FPGA芯片通信，所述人机界面用于显示装置工作状态、各个指标的参数波形。

进一步地，还包括后台通讯模块，所述后台通讯模块的接口采用标准通讯接口，用于提供与上层控制装置的连接以及并机运行的通道。

本实用新型有益效果：本实用新型提供一种双DSP高速静止无功发生装置，该装置调节速度快、运行范围宽、可实现感性和容性的双向补偿，连续平滑补偿，并且能自动合理限制补偿电流。

附图说明

为了更清楚地说明本实用新型的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以从这些附图获得其他的附图。

图1为本实用新型双DSP高速静止无功发生装置较佳实施例的结构框图；

图2为本实用新型双DSP高速静止无功发生装置较佳实施例的电流电压信号采集模块结构框图；

图3为本实用新型双DSP高速静止无功发生装置较佳实施例的变流模块结构框图；

图4是本实用新型双DSP高速静止无功发生装置较佳实施例的并网接入模块结构框图。

图5是本实用新型双DSP高速静止无功发生装置较佳实施例的装置运行状态采集模块结构框图。

具体实施方式

下面将结合本实用新型实施方式中的附图，对本实用新型实施方式中的技术方案进行清楚、完整地描述。以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。

图1为本实用新型双DSP高速静止无功发生装置较佳实施例的结构框图。该装置与电网电性连接，包括电流电压信号采集模块1、FPGA芯片2、第一DSP芯片3、第二DSP芯片4、变流模块5及并网接入模块6。

所述电流电压信号采集模块1输出端电性连接所述FPGA芯片2输入端，所述FPGA芯片2的输出端分别电性连接所述第一DSP芯片3的输入端以及所述第二DSP芯片4的输入端，所述第一DSP芯片3的数据交换端口和所述第二DSP芯片4的数据交换端口电性连接，所述FPGA芯片2用于读取所述电流电压信号采集模块1采集到的电网中的电流信号及电压信号并将所述电流信号及所述电压信号输出给所述第一DSP芯片3，所述第一DSP芯片3用于分析所述电网的无功电流信号、谐波信号、不平衡电流信号并形成指令电流信号并输出所述第二DSP芯片4。所述指令电流信号的电流方向与所述电网的无功电流信号、谐波电流、不平衡电流信号的电流方向相反。所述第二DSP芯片4用于根据所述指令电流信号并结合PI调节的电压环控制算法和无差拍的电流环控制算法计算出PWM信号的占空比并将所述PWM信号的占空比输出给所述FPGA芯片2，所述FPGA芯片2用于根据所述PWM信号的占空比调制出PWM信号并输出到所述变流模块5。所述变流模块5用于根据所述PWM信号形成一个和谐波电流大小相等，方向相反的补偿电流，所述并网接入模块6用于将所述补偿电流注入到所述电网中。电压环采用PI调节，其中比例环节及时反映控制装置的偏差信号，信号一旦产生，控制器立即产生控制作用，以减少偏差；积分环节主要用于消除静差，提高装置的无差度；电流环采用无差拍控制，在每一个开关周期内计算变流模块在一下开关周期的占空比，使电流跟踪参考电流，具有电流跟踪快速，算法易于数字实现等优点。该技术方案跟现有技术相比先进之处在于：该装置运行范围宽、可实现感性和容性的双向补偿，连续平滑补偿，采用双DSP分析、控制使得调节速度快。

该装置进一步包括并网电流采集模块7以及装置运行状态采集模块8；所述并网电流采集模块7采集并网接入模块6输出的补偿电流信号，并输出到所述FPGA芯片2，所述FPGA芯片2将该补偿电流信号与指令电流信号进行相位比较，并执行锁相环计算并根据计算结果对所述FPGA芯片2形成的PWM信号进行调节，使输出的补偿电流具有正确的相位，所述装置运行状态采集模块8将采集到的装置运行状态信号反馈给所述FPGA芯片2，由所述FPGA芯片2根据运行状态信号作出相应的控制动作，例如发现哪个传感器采集到的温度过高，散热风扇发生故障等异常情况，所述FPGA芯片2控制装置停止工作并发出不同响声的警报。该技术方案跟现有技术相比先进之处在于：该装置根据并网电流采集模块7反馈的补偿电流信号和装置运行状态采集模块8反馈的装置运行状态信号自动合理限制输入电网的补偿电流，避免过补偿。

图2为本实用新型双DSP高速静止无功发生装置较佳实施例的电流电压信号采集模块1结构框图。所述电流电压信号采集模块1包括电流互感器11、电压互感器12，运算放大器13，AD采集模块14。

所述运算放大器13与所述电压互感器12共同组成了信号调理模块123。所述电流互感器11对电网电流信号进行检测，并将电网的电流信号转为小电压信号输入所述运算放大器13进行放大转换成与所述AD采集模块14相匹配的电压信号并输出给所述AD采集模块14。同时，所述电压互感器12将电网电压信号转为与所述AD采集模块14相匹配的电压信号并输出给所述AD采集模块14，所述AD采集模块14将采样到的信号进行模数转换后实时发送给所述FPGA芯片2。该技术方案跟现有技术相比先进之处在于：1.能实现同步对电压电流信号进行长时间采样2.采样更加精确，减少误差。

图3为本实用新型双DSP高速静止无功发生装置较佳实施例的变流模块5结构框图。所述变流模块5包括IGBT驱动单元51、连接于所述IGBT驱动单元51输出端的IGBT开关单元52，所述IGBT驱动单元51包括与非门电路511、IGBT驱动芯片512以及隔离变压器513，所述与非门电路511的输入端与所述FPGA芯片2的输出端连接，接收所述FPGA芯片2调制出的PWM信号，所述PWM信号经所述与非门电路511整形输出进入所述IGBT驱动芯片512形成所述IGBT开关单元52驱动信号，所述IGBT开关单元52驱动信号经所述隔离变压器513输出到所述IGBT开关单元52的驱动端。所述IGBT驱动芯片512包括软关断输入端，所述软关断输入端通过第一控制线与FPGA芯片2的控制输出端电性连接。所述IGBT驱动芯片512集成过压、过流、过温、软关断的功能。该技术方案跟现有技术相比先进之处在于：该装置具有防过载、过压、欠压、过流功能。

图4是本实用新型双DSP高速静止无功发生装置较佳实施例的并网接入模块6结构框图。所述并网接入模块6包括低通滤波单元61和电抗器62，所述低通滤波单元61用以滤掉IGBT开关单元52形成的高频开关谐波，所述低通滤波单元61的输出端与所述电抗器62输入端电性连接。所述并网接入模块6还包括接触器63。接触器不仅能接通和切断电路，而且还具有低电压释放保护作用，适用于频繁操作和远距离控制。所述接触器63的输入端与所述电抗器62的输出端电性连接，所述接触器63的输出端电性连接电网，所述接触器63的控制端通过第二控制线电性连接至所述FPGA芯片2的控制信号输出端。

图5是本实用新型双DSP高速静止无功发生装置较佳实施例的装置运行状态采集模块8结构框图。所述装置运行状态采集模块8包括IGBT开关单元的散热器温度传感器81、IGBT开关单元的工作状态传感器82、IGBT开关单元的直流母线过流过压传感器83、接触器温度传感器84、装置散热风扇运行状态传感器85，以及与每一传感器一一对应电性连接的双运放滤波调理单元86。

该装置还包括人机界面9，所述人机界面9为触摸屏，其通过485接口与第一DSP芯片3通信，所述人机界面9用以显示装置工作状态、各个指标(电压，电流等)参数波形，该装置还包括后台通讯模块10，所述后台通讯模块10接口采用标准通讯接口，以提供与上层控制装置的连接以及并机运行的通道。

显然，本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型权利要求的保护范围之内。

Claims (10)

1.一种双DSP高速静止无功发生装置，与电网电性连接，其特征在于，包括电流电压信号采集模块、FPGA芯片、第一DSP芯片、第二DSP芯片、变流模块及并网接入模块；

所述电流电压信号采集模块输出端电性连接所述FPGA芯片输入端，所述FPGA芯片的输出端分别电性连接所述第一DSP芯片的输入端以及所述第二DSP芯片的输入端，所述第一DSP芯片的数据交换端口和所述第二DSP芯片的数据交换端口电性连接，所述FPGA芯片用于读取所述电流电压信号采集模块采集到的所述电网的电流信号及电压信号并将所述电流信号及所述电压信号输出给所述第一DSP芯片，所述第一DSP芯片用于分析所述电网的无功电流信号、谐波信号、不平衡电流信号并形成指令电流信号并输出所述第二DSP芯片，所述指令电流信号的电流方向与所述电网的无功电流信号、谐波电流、不平衡电流信号的电流方向相反，所述第二DSP芯片用于根据所述指令电流信号并结合PI调节的电压环控制算法和无差拍的电流环控制算法计算出PWM信号的占空比并将所述PWM信号的占空比输出给所述FPGA芯片，所述FPGA芯片用于根据所述PWM信号的占空比调制出所述PWM信号并输出到所述变流模块，所述变流模块用于根据所述PWM信号形成一个和谐波电流大小相等，方向相反的补偿电流，所述并网接入模块用于将所述补偿电流注入到所述电网中。

2.根据权利要求1所述的双DSP高速静止无功发生装置，其特征在于，还包括并网电流采集模块以及装置运行状态采集模块；所述并网电流采集模块用于采集所述并网接入模块输出的补偿电流信号，并将所述补偿电流信号输出到所述FPGA芯片，所述FPGA芯片将所述补偿电流信号与所述指令电流信号进行相位比较，并执行锁相环计算，所述FPGA芯片根据计算结果对所述PWM信 号进行调节，使输出的补偿电流具有正确的相位；所述装置运行状态采集模块用于采集所述双DSP高速静止无功发生装置的运行状态信号，并将所述运行状态信号反馈给所述FPGA芯片，所述FPGA芯片根据所述运行状态信号作出相应的控制动作。

3.根据权利要求1所述的双DSP高速静止无功发生装置，其特征在于，所述电流电压信号采集模块包括电流互感器、电压互感器，运算放大器，AD采集模块；所述运算放大器与所述电压互感器共同组成信号调理模块，所述电流互感器对电网电流信号进行检测，并将电网的电流信号转为小电压信号输入所述运算放大器进行放大转换成与所述AD采集模块相匹配的电压信号并输出给所述AD采集模块，同时所述电压互感器将电网的电压信号转换为与所述AD采集模块相匹配的小电压信号并输出给所述AD采集模块，所述AD采集模块将采样到的信号进行模数转换处理后实时发送给所述FPGA芯片。

4.根据权利要求1所述的双DSP高速静止无功发生装置，其特征在于，所述变流模块包括IGBT驱动单元、电性连接于所述IGBT驱动单元输出端的IGBT开关单元，所述IGBT驱动单元包括与非门电路、IGBT驱动芯片以及隔离变压器，所述与非门电路的输入端与所述FPGA芯片的输出端连接，用于接收所述FPGA芯片调制出的PWM信号，所述PWM信号经所述与非门电路整形输出后进入所述IGBT驱动芯片形成用于驱动所述IGBT开关单元的驱动信号，所述驱动信号经所述隔离变压器输出到所述IGBT开关单元的驱动端。

5.根据权利要求4所述的双DSP高速静止无功发生装置，其特征在于，所述IGBT驱动芯片包括软关断输入端，所述软关断输入端通过第一控制线FPGA芯片的控制输出端电性连接。

6.根据权利要求1所述的双DSP高速静止无功发生装置，其特征在于，所述并网接入模块包括低通滤波单元和电抗器，所述低通滤波单元的输出端与所述电抗器输入端电性连接，所述低通滤波单元用于滤掉所述变流模块形成的高频开关谐波。

7.根据权利要求6所述的双DSP高速静止无功发生装置，其特征在于，所述并网接入模块还包括接触器，所述接触器连接于所述电抗器的输出端及电网之间，所述接触器的控制端通过第二控制线连接至所述FPGA芯片的控制信号输出端。

8.根据权利要求2所述的双DSP高速静止无功发生装置，其特征在于，所述装置运行状态采集模块包括IGBT开关单元的散热器温度传感器、IGBT开关单元的工作状态传感器、IGBT开关单元的直流母线过流过压传感器、接触器温度传感器、装置散热风扇运行状态传感器，以及与每一传感器一一对应电性连接的双运放滤波调理单元。

9.根据权利要求1所述的双DSP高速静止无功发生装置，其特征在于，还包括人机界面，所述人机界面为触摸屏，其通过485接口与第一DSP芯片或FPGA芯片通信，所述人机界面用于显示所述的双DSP高速静止无功装置工作状态、各个指标的参数波形。

10.根据权利要求1所述的双DSP高速静止无功发生装置，其特征在于，还包括后台通讯模块，所述后台通讯模块的接口采用标准通讯接口，用于提供与上层控制装置的连接以及并机运行的通道。