CN204117566U - 像素电路、显示基板和显示面板 - Google Patents
像素电路、显示基板和显示面板 Download PDFInfo
- Publication number
- CN204117566U CN204117566U CN201420676062.XU CN201420676062U CN204117566U CN 204117566 U CN204117566 U CN 204117566U CN 201420676062 U CN201420676062 U CN 201420676062U CN 204117566 U CN204117566 U CN 204117566U
- Authority
- CN
- China
- Prior art keywords
- film transistor
- tft
- thin film
- image element
- element circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型提供一种像素电路,像素电路包括电源端、控制薄膜晶体管、驱动薄膜晶体管、存储电容和发光件,其中,像素电路还包括分压控制模块和分压电容,分压控制模块用于在像素电路的预充阶段为存储电容充电,以使得驱动薄膜晶体管的栅极电压达到参考电压,并且分压控制模块能够在像素电路的补偿阶段向存储电容的第二端输出低电平。分压电容的第一端与存储电容的第一端相连,分压电容的第二端与发光件的阴极相连。本实用新型还提供一种显示基板和一种显示面板。在本实用新型所提供的像素电路的发光阶段,流过发光件的电流与驱动薄膜晶体管的阈值电压无关,因此,基本消除了阈值电压以及发光二极管均匀性对显示的影响。
Description
技术领域
本实用新型涉及发光二极管显示领域,具体地,涉及一种像素电路、一种包括该像素电路的显示基板和一种包括该显示基板的显示面板。
背景技术
有机发光二极管(OLED)作为一种电流型发光器件已经越来越多地被应用于高性能显示中。传统的无源矩阵有机发光显示(PassiveMatrix OLED)随着显示尺寸的增大,需要更短的单个像素驱动时间,因而需要增大瞬态电流,因此功耗较大。同时,大电流的应用会造成ITO线上压降过大,并使有机发光二极管工作电压过高,进而降低其效率。而有源矩阵有机发光显示(Active Matrix OLED)通过开关管逐行扫描输入有机发光二极管的电流可以很好地解决这些问题。
在大尺寸显示应用中,由于背板电源线存在一定电阻,且所有像素的驱动电流都由电源提供,因此,在背板中靠近电源供电位置区域的电源电压相比较远离供电位置的电源电压要高。这种现象被称作内阻压降(IR drop)。由于电源的电压会影响电流,因此,内阻压降也会造成不同区域的电流差异,进而在显示时产生云纹(mura)。
此外,在蒸镀形成有机发光二极管时,膜厚的不均匀也会造成电学性能的非均匀性。对于采用N型薄膜晶体管构建像素单元的非晶硅(a-Si)或氧化物薄膜晶体管工艺,其存储电容连接在驱动薄膜晶体管和发光二极管的阳极之间,在数据电压传输到栅极时,由于各像素的发光二极管的阳极电压不同,则实际加载在驱动薄膜晶体管上的Vgs不同,从而导致驱动电流不同,造成了实际的显示亮度差异。
可以按照下列公式(1)计算驱动电流:
其中,μn为第n个有机发光二极管的载流子迁移率;
Cox为栅氧化层电容;
为有机发光二极管的宽长比;
Vdata为数据电压;
VOLED为有机发光二极管的工作电压,为所有像素单元共享;
Vthn为第n个驱动薄膜晶体管的阈值电压,对于增强型的驱动薄膜晶体管,Vthn为正值,对于耗尽型的驱动薄膜晶体管Vthn为负值。
由上式可知,如果不同像素单元的驱动薄膜晶体管之间的Vthn不同,这各个像素单元中的发光件的驱动电流存在差异,如果像素单元的驱动薄膜晶体管的阈值电压Vthn随时间发生漂移,则可能造成先后电流不同,导致残影。
因此,如何避免显示装置在显示时出现云纹、残影等问题成为本领域亟待解决的技术问题
实用新型内容
本实用新型的目的在于提供一种像素电路和一种包括该像素电路的显示面板。包括所述像素电路的显示面板进行显示时,显示面板中发光件的电流不受阈值电压的影响。
为了实现上述目的,作为本实用新型的一个方面,提供一种像素电路,所述像素电路包括:
电源端;
控制薄膜晶体管,所述控制薄膜晶体管的第一极与所述电源端相连,且所述控制薄膜晶体管能够在所述像素电路的预充阶段、补偿阶段以及发光阶段导通;
驱动薄膜晶体管,所述驱动薄膜晶体管的第一极与所述控制薄膜晶体管的第二极相连;
存储电容,所述存储电容的第一端与所述驱动薄膜晶体管的第二极相连,所述存储电容的第二端与所述驱动薄膜晶体管的栅极相连;
发光件,所述驱动薄膜晶体管的第二极与所述发光件的阳极相连,所述发光件的阴极接地,其中,
所述像素电路还包括:
分压控制模块,所述分压控制模块用于在所述像素电路的预充阶段为所述存储电容充电,以使得所述驱动薄膜晶体管的栅极电压达到参考电压,并且所述分压控制模块能够在所述像素电路的补偿阶段向所述存储电容的第二端输出低电平;和
分压电容,所述分压电容的第一端与所述存储电容的第一端相连,所述分压电容的第二端与所述发光件的阴极相连。
优选地,所述像素电路还包括第一控制端,所述控制薄膜晶体管的栅极与所述第一控制端相连。
优选地,所述分压控制模块包括第一薄膜晶体管、第二薄膜晶体管、第二控制端、第三控制端和参考电压端,所述参考电压端用于提供参考电压,所述第一薄膜晶体管的第一极与所述像素电路的数据输入端相连,所述第二薄膜晶体管的第二极与所述驱动薄膜晶体管的栅极相连,所述第一薄膜晶体管的栅极与所述第二控制端相连,所述第二控制端能够在所述像素电路的数据写入阶段将所述第一薄膜晶体管导通,所述第二薄膜晶体管的第一极与所述参考电压端相连,所述第二薄膜晶体管的第二极与所述存储电容的第二端相连,所述第二薄膜晶体管的栅极与所述第三控制端相连,所述第三控制端能够在所述像素电路的预充阶段和所述像素电路的补偿阶段将所述第二薄膜晶体管导通。
优选地,所述参考电压端与所述数据输入端形成为一体。
作为本实用新型的另一个方面,提供一种显示基板,所述显示基板包括排列为多行多列的多个像素单元,每个像素单元中都设置有像素电路,其中,所述像素电路为本实用新型所提供的上述像素电路。
优选地,所述显示基板包括多组扫描线,每组所述扫描线对应一行所述像素单元,每组所述扫描线都包括第一扫描线,所述第一扫描线与所述第一控制端相连,以在所述预充阶段、所述补偿阶段和所述发光阶段将所述控制薄膜晶体管导通。
优选地,每组所述扫描线还包括第二扫描线和第三扫描线,所述分压控制模块包括第一薄膜晶体管、第二薄膜晶体管、第二控制端和第三控制端,所述第一薄膜晶体管的第一极与参考电压端相连,所述第二薄膜晶体管的第二极与所述驱动薄膜晶体管的栅极相连,所述第一薄膜晶体管的栅极与所述第二控制端相连,所述第二控制端与所述第二扫描线相连,以在所述像素电路的数据写入阶段将所述第一薄膜晶体管导通,所述第二薄膜晶体管的第一极与数据输入端相连,所述第二薄膜晶体管的第二极与所述存储电容的第二端相连,所述第二薄膜晶体管的栅极与所述第三控制端相连,所述第三控制端与所述第三扫描线相连,以在所述像素电路的预充阶段和所述像素电路的补偿阶段将所述第二薄膜晶体管导通。
优选地,所述显示基板还包括参考电压线,所述参考电压线与所述第二薄膜晶体管的第一极相连,用于在所述预充阶段向所述第二薄膜晶体管提供参考电压。
优选地,所述显示基板包括数据线,所述数据线与所述参考电压线形成为一体,所述数据线与所述数据写入端相连,且所述数据线能够在所述预充阶段、所述补偿阶段和所述发光阶段输出参考电压,并在写入阶段向所述数据写入段提供写入数据。
作为本实用新型的再一个方面,提供一种显示面板,所述显示面板包括显示基板,其中,所述显示基板为本实用新型所提供的上述显示基板,所述显示面板还包括电源,所述电源与所述电源端相连,且所述电源能够在所述像素电路的预充阶段向所述电源端输出低电平信号,在所述像素电路的补偿阶段、写入阶段以及发光阶段向所述电源端输出高电平信号。
在本实用新型所提供的像素电路的发光阶段,流过发光件的电流与驱动薄膜晶体管的阈值电压无关,因此,基本消除了阈值电压对显示的影响,可以提高包括所述像素电路的显示面板的亮度均匀性,可以消除云纹等显示缺陷。而且,即便驱动薄膜的阈值电压随时间的推移而产生漂移也不会影响流过发光件的电流,从而可以消除包括所述像素电路的显示面板中的残影。
附图说明
附图是用来提供对本实用新型的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本实用新型,但并不构成对本实用新型的限制。在附图中:
图1是本实用新型所提供的像素电路的优选实施方式的示意图;
图2是图1中所提供的像素电路的各控制信号的时序图;
图3是图1中的像素电路在预充阶段的等效电路图;
图4是图1中的像素电路在补偿阶段的等效电路图;
图5是图1中的像素电路在数据写入阶段的等效电路图;
图6是图1中的像素电路在发光阶段的等效电路图。
附图标记说明
Tc:控制薄膜晶体管 Td:驱动薄膜晶体管
T1:第一薄膜晶体管 T2:第二薄膜晶体管
C1:存储电容 C2:分压电容
S1:第一扫描线 S2:第二扫描线
S3:第三扫描线 20:发光件
DATA:数据线 ELVDD:电源端
10:分压控制模块
具体实施方式
以下结合附图对本实用新型的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本实用新型,并不用于限制本实用新型。
如图1至图6中所示,作为本实用新型的一个方面,提供一种像素电路,所述像素电路包括:电源端ELVDD、控制薄膜晶体管Tc、驱动薄膜晶体管Td、存储电容C1、发光件20、分压控制模块10和分压电容C2。
控制薄膜晶体管Tc的第一极与电源端ELVDD相连,且控制薄膜晶体管Tc可以在所述像素电路的预充阶段(图2中的阶段①)、补偿阶段(图2中的阶段②)以及发光阶段(图2中的阶段④)导通。
驱动薄膜晶体管Td的第一极与控制薄膜晶体管Tc的第二极相连。在如图中所示,驱动薄膜晶体管Td的栅极为a点,驱动薄膜晶体管Td的第二极为b点。
存储电容C1的第一端与驱动薄膜晶体管Td的第二极相连,存储电容C1的第二端与驱动薄膜晶体管Td的栅极相连,在所述像素电路的补偿阶段,存储电容C1的第一端和第二端之间的电压为驱动薄膜晶体管Td的阈值电压Vdth。
驱动薄膜晶体管Td的第二极与发光件20的阳极相连,发光件20的阴极接地。
分压控制模块10用于在所述像素电路的预充阶段(图2中的阶段①)为存储电容C1充电,以使得驱动薄膜晶体管Td的栅极电压达到参考电压Vref。
分压电容C2的第一端与存储电容C1的第一端相连,分压电容C2的第二端与发光件20的阴极相连。
本领域技术人员应当理解的是,电源端ELVDD与提供使发光件20发光的电压的电源相连。电源提供的电源信号的时序图如图2中所示,在预充阶段(图2中的阶段①),电源端ELVDD接入低电平信号ELVDD_L,在补偿阶段(图2中的阶段②)、写入阶段(图2中的阶段③)以及发光阶段(图2中的阶段④)电源端ELVDD均接入高电平信号ELVDD_H。
发光件20为有机发光二极管,容易理解的是,当发光件20的阳极电位高于发光件20的阴极电位时,发光件20开始发光。
在预充阶段,控制薄膜晶体管Tc导通,分压控制模块10为存储电容C1充电,使得驱动薄膜晶体管Td的栅极电压达到参考电压Vref。
在补偿阶段,分压控制模块10向存储电容C1的第二端输出低电平。而在此阶段,驱动薄膜晶体管Td仍然是导通的,控制薄膜晶体管Tc也是导通的,通过电源端ELVDD提供的高电平ELVDD_H将存储电容存C1第一端的电平拉高。此时,驱动薄膜晶体管Td的第二极相当于驱动薄膜晶体管Td的源极。储电容C1的第一端和第二端分别连接在驱动薄膜晶体管Td的栅极和源极之间,由于栅极电位为Vref,而源极电位已经被电源端提供的高电平拉高,因此,存储电容C1的第一端与第二端之间的电位不同,存储电容C1开始放电,直至存储电容C1的第二端电位Va小于存储电容C1的第一端电位Vb时,驱动薄膜晶体管Td关闭,此时存储电容C1停止放电,并存储驱动薄膜晶体管Td的阈值电压Vdth。
在数据写入阶段,控制薄膜晶体管Tc关闭,存储电容C1连接在驱动薄膜晶体管Td的栅极和第二极之间,保持驱动薄膜晶体管Td的栅源电压。此时,向所述像素电路写入数据,使得驱动薄膜晶体管Td的电压变为Vdata。由此可知,驱动薄膜晶体管Td的栅极电位变化量ΔV1为(Vdata-Vref)。由于存储电容C1和分压电容C2之间的分压作用,可知驱动薄膜晶体管Td的第二极(该第二极为驱动薄膜晶体管的源极,即图中的b点)的电位变化量ΔV2为α(Vdata-Vref),其中α=C1/(C1+C2)。
在补偿阶段,驱动薄膜晶体管Td的第二端的电压Vb为(Vref-Vth),所以在数据写入阶段,Vb=(Vref-Vth)±α(Vdata-Vref),所以,驱动薄膜晶体管Td的栅源电压Vgs为(Vb-Va),并且Vb-Va=(1±α)(Vdata-Vref)+Vth。
在发光阶段,控制薄膜晶体管Tc导通,流过驱动薄膜晶体管Td的电流(即,流过发光件的电流I20)为:
其中,μ为发光件的载流子迁移率;
Cox为栅氧化层电容;
为发光件宽长比;
Vdata为数据电压;
V20为有机发光二极管的工作电压;
Vth为驱动薄膜晶体管的阈值电压。
由上式可知,在发光阶段,流过发光件20的电流与驱动薄膜晶体管Td的阈值电压Vdth无关,因此,基本消除了阈值电压对显示的影响,可以提高包括所述像素电路的显示面板的亮度均匀性,可以消除云纹(mura)等显示缺陷。而且,即便驱动薄膜Td的阈值电压随时间的推移而产生漂移也不会影响流过发光件的电流,从而可以消除包括所述像素电路的显示面板中的残影。
为了确保控制薄膜晶体管Tc在所述像素电路的预充阶段、补偿阶段以及发光阶段导通,优选地,所述像素电路还可以包括第一控制端,所述控制薄膜晶体管Tc的栅极与所第一述控制端相连。可以通过第一控制端向控制薄膜晶体管Tc的栅极输入控制信号,具体地,在预充阶段、补偿阶段和发光阶段向控制薄膜晶体管Tc的栅极输入高电平信号,在数据写入阶段向控制薄膜晶体管Tc的栅极输入低电平信号。
在本实用新型中,对分压控制模块10的具体结构并没有特殊的限制,只要能够在所述像素电路的预充阶段为所述存储电容充电,以使得所述驱动薄膜晶体管的栅极电压达到参考电压,并且在所述补偿阶段向存储电容的第二端输出低电平,以确保存储电容在补偿阶段正常放电即可。
作为本实用新型的一种优选实施方式,如图1中所示,分压控制模块10可以包括第一薄膜晶体管T1、第二薄膜晶体管T2、第二控制端、第三控制端和参考电压端,该参考电压端用于提供参考电压,第一薄膜晶体管T1的第一极与所述像素电路的数据写入端相连,第二薄膜晶体管T2的第二极与驱动薄膜晶体管Td的栅极相连,第一薄膜晶体管T1的栅极与所述第二控制端相连,所述第二控制端能够在所述像素电路的数据写入阶段将所述第一薄膜晶体管T1导通,第二薄膜晶体管T2的第一极与所述参考电压端相连,第二薄膜晶体管T2的第二极与存储电容C1的第二端相连,第二薄膜晶体管T2的栅极与所述第三控制端相连,所述第三控制端能够在所述像素电路的预充阶段和所述像素电路的补偿阶段将所述第二薄膜晶体管T2导通。与电源端ELVDD的提供的高电平ELVDD_H相比,参考电压Vref为低电平。因此,在补偿阶段,分压控制模块向存储电容C1输出的参考电压为低电平,可以确保存储电容C1正常放电。
在所述预充阶段,如图3所示,第一薄膜晶体管T1关闭,此时电源端ELVDD为低电平ELVDD_L,以保证发光件20不发光,第二薄膜晶体管T2打开,通过所述参考电压端向第二薄膜晶体管T2的第一极提供参考电压Vref,由于第二薄膜晶体管T2是导通的,因此,驱动薄膜晶体管T4的栅极电压也达到参考电压Vref。
在所述补偿阶段,如图4所示,第一薄膜晶体管T1仍然关闭,电源端ELVDD为高电平ELVDD_H,控制薄膜晶体管Tc导通,第二薄膜晶体管T2导通,驱动薄膜晶体管Td导通,驱动薄膜晶体管Td的第二极(即,图中的b点)的电压被ELVDD_H拉高,直到驱动薄膜晶体管Td的栅源电压(Va-Vb)<Vdth时,驱动薄膜晶体管Td关闭,此时存储电容C1中存储了驱动薄膜晶体管Td的阈值电压Vdth。
在数据写入阶段,通过所述第一控制端和所述第三控制端输入低电平,通过所述第二控制端输入高电平,此时控制薄膜晶体管Tc和第二薄膜晶体管T2关闭,第一薄膜晶体管T1和驱动薄膜晶体管Td导通,存储电容C1连接在驱动薄膜晶体管Td的栅极和第一极(即,所述驱动薄膜晶体管的源极)之间,保持驱动薄膜晶体管的栅源电压,此时,数据电压通过第一薄膜晶体管T1写入,并将驱动薄膜晶体管Td的栅极电压改变为Vdata。
在所述发光阶段,所述第二控制端和所述第三控制端为低电平,所述第一控制端为高电平,控制薄膜晶体管Tc导通,电源端ELVDD提供使发光件20发光的高电平ELVDD_H,电流流过发光件20,使该发光件20发光。
为了简化所述像素电路的结构,优选地,所述参考电压端与所述数据输入端形成为一体。即,可以通过数据线提供数据电压和参考电压,参考电压Vref相对于数据电压Vdata为低电平。
作为本实用新型的另一个方面,提供一种显示基板,所述显示基板包括排列为多行多列的多个像素单元,每个像素单元中都设置有像素电路,其中,所述像素电路为本实用新型所提供的上述像素电路。由于所述像素电路发光时,流过发光件的电流与驱动薄膜晶体管的阈值电压无关,因此,发光件的亮度不受驱动薄膜晶体管阈值电压漂移的影响,也不受发光件的不均匀性的影响,即,包括所述显示基板的显示面板具有较好的亮度均匀性,不会产生云纹、残影等显示缺陷。
本实用新型所提供的显示基板可以应用于有源矩阵有机发光二极管显示装置。即,所述显示基板可以包括多组扫描线,每组所述扫描线对应一行所述像素单元。
如上文中所述,可以通过第一控制端向控制薄膜晶体管Tc提供信号,以控制该控制薄膜晶体管Tc在所述预充阶段、所述补偿阶段和所述发光阶段导通。相应地,每组所述扫描线都包括第一扫描线S1,该第一扫描线S1与所述第一控制端相连,以在所述预充阶段、所述补偿阶段和所述发光阶段将控制薄膜晶体管Tc导通。图2中示出了第一扫描线S1中的扫描信号时序图。
在上述像素电路中,所述分压控制模块包括第一薄膜晶体管T1、第二薄膜晶体管T2、第二控制端和第三控制端,所述第一薄膜晶体管T1的第一极与参考电压端相连,所述第二薄膜晶体管T2的第二极与所述驱动薄膜晶体管Td的栅极相连,所述第一薄膜晶体管T1的栅极与所述第二控制端相连。相应地,每组所述扫描线还可以包括第二扫描线S2和第三扫描线S3,所述第二控制端与所述第二扫描线S2相连,以在所述像素电路的数据写入阶段将所述第一薄膜晶体管T1导通,所述第二薄膜晶体管T2的第一极与数据输入端相连,所述第二薄膜晶体管T2的第二极与所述存储电容C1的第二端相连,所述第二薄膜晶体管T2的栅极与所述第三控制端相连,所述第三控制端与所述第三扫描线S3相连,以在所述像素电路的预充阶段和所述像素电路的补偿阶段将所述第二薄膜晶体管T2导通。
图2中示出了第二扫描线S2和第三扫描线S3中的扫描信号时序图。
优选地,所述显示基板还包括参考电压线,所述参考电压线与所述第二薄膜晶体管的第一极相连,用于在所述预充阶段向所述第二薄膜晶体管提供参考电压。
为了简化所述显示基板的结构,优选地,所述显示基板包括数据线DATA,该数据线DATA与所述参考电压线形成为一体(即,数据线DATA既能够提供数据电压,也能够提供参考电压),所述数据线与所述数据写入端相连,且所述数据线能够在所述预充阶段、所述补偿阶段和所述发光阶段输出参考电压,并在写入阶段向所述数据写入段提供写入数据。
作为本实用新型的另一个方面,提供一种显示面板,所述显示面板包括显示基板,其中,所述显示基板为本实用新型所提供的上述显示基板,所述显示面板还包括电源,所述电源与所述电源端相连,且所述电源能够在所述像素电路的预充阶段向所述输出电源端低电平信号,在所述像素电路的补偿阶段、写入阶段以及发光阶段向所述电源端输出高电平信号。
本实用新型所提供的显示面板尤其适用于诸如电视、电脑显示屏等大尺寸的显示装置。
可以理解的是,以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式,然而本实用新型并不局限于此。对于本领域内的普通技术人员而言,在不脱离本实用新型的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本实用新型的保护范围。
Claims (10)
1.一种像素电路,所述像素电路包括:
电源端;
控制薄膜晶体管,所述控制薄膜晶体管的第一极与所述电源端相连,且所述控制薄膜晶体管能够在所述像素电路的预充阶段、补偿阶段以及发光阶段导通;
驱动薄膜晶体管,所述驱动薄膜晶体管的第一极与所述控制薄膜晶体管的第二极相连;
存储电容,所述存储电容的第一端与所述驱动薄膜晶体管的第二极相连,所述存储电容的第二端与所述驱动薄膜晶体管的栅极相连;
发光件,所述驱动薄膜晶体管的第二极与所述发光件的阳极相连,所述发光件的阴极接地,其特征在于,
所述像素电路还包括:
分压控制模块,所述分压控制模块用于在所述像素电路的预充阶段为所述存储电容充电,以使得所述驱动薄膜晶体管的栅极电压达到参考电压,并且所述分压控制模块能够在所述像素电路的补偿阶段向所述存储电容的第二端输出低电平;和
分压电容,所述分压电容的第一端与所述存储电容的第一端相连,所述分压电容的第二端与所述发光件的阴极相连。
2.根据权利要求1所述的像素电路,其特征在于,所述像素电路还包括第一控制端,所述控制薄膜晶体管的栅极与所述第一控制端相连。
3.根据权利要求1或2所述的像素电路,其特征在于,所述分压控制模块包括第一薄膜晶体管、第二薄膜晶体管、第二控制端、第三控制端和参考电压端,所述参考电压端用于提供参考电压,所述第一薄膜晶体管的第一极与所述像素电路的数据输入端相连,所述第二薄膜晶体管的第二极与所述驱动薄膜晶体管的栅极相连,所述第一薄膜晶体管的栅极与所述第二控制端相连,所述第二控制端能够在所述像素电路的数据写入阶段将所述第一薄膜晶体管导通,所述第二薄膜晶体管的第一极与所述参考电压端相连,所述第二薄膜晶体管的第二极与所述存储电容的第二端相连,所述第二薄膜晶体管的栅极与所述第三控制端相连,所述第三控制端能够在所述像素电路的预充阶段和所述像素电路的补偿阶段将所述第二薄膜晶体管导通。
4.根据权利要求3所述的像素电路,其特征在于,所述参考电压端与所述数据输入端形成为一体。
5.一种显示基板,所述显示基板包括排列为多行多列的多个像素单元,每个像素单元中都设置有像素电路,其特征在于,所述像素电路为权利要求1所述的像素电路。
6.根据权利要求5所述的显示基板,其特征在于,所述显示基板包括多组扫描线,每组所述扫描线对应一行所述像素单元,每组所述扫描线都包括第一扫描线,所述第一扫描线与所述第一控制端相连,以在所述预充阶段、所述补偿阶段和所述发光阶段将所述控制薄膜晶体管导通。
7.根据权利要求6所述的显示基板,其特征在于,每组所述扫描线还包括第二扫描线和第三扫描线,所述分压控制模块包括第一薄膜晶体管、第二薄膜晶体管、第二控制端和第三控制端,所述第一薄膜晶体管的第一极与参考电压端相连,所述第二薄膜晶体管的第二极与所述驱动薄膜晶体管的栅极相连,所述第一薄膜晶体管的栅极与所述第二控制端相连,所述第二控制端与所述第二扫描线相连,以在所述像素电路的数据写入阶段将所述第一薄膜晶体管导通,所述第二薄膜晶体管的第一极与数据输入端相连,所述第二薄膜晶体管的第二极与所述存储电容的第二端相连,所述第二薄膜晶体管的栅极与所述第三控制端相连,所述第三控制端与所述第三扫描线相连,以在所述像素电路的预充阶段和所述像素电路的补偿阶段将所述第二薄膜晶体管导通。
8.根据权利要求7所述的显示基板,其特征在于,所述显示基板还包括参考电压线,所述参考电压线与所述第二薄膜晶体管的第一极相连,用于在所述预充阶段向所述第二薄膜晶体管提供参考电压。
9.根据权利要求8所述的显示基板,其特征在于,所述显示基板包括数据线,所述数据线与所述参考电压线形成为一体,所述数据线与所述数据写入端相连,且所述数据线能够在所述预充阶段、所述补偿阶段和所述发光阶段输出参考电压,并在写入阶段向所述数据写入段提供写入数据。
10.一种显示面板,所述显示面板包括显示基板,其特征在于,所述显示基板为权利要求5至9中任意一项所述的显示基板,所述显示面板还包括电源,所述电源与所述电源端相连,且所述电源能够在所述像素电路的预充阶段向所述电源端输出低电平信号,在所述像素电路的补偿阶段、写入阶段以及发光阶段向所述电源端输出高电平信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420676062.XU CN204117566U (zh) | 2014-11-06 | 2014-11-06 | 像素电路、显示基板和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420676062.XU CN204117566U (zh) | 2014-11-06 | 2014-11-06 | 像素电路、显示基板和显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204117566U true CN204117566U (zh) | 2015-01-21 |
Family
ID=52334855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420676062.XU Active CN204117566U (zh) | 2014-11-06 | 2014-11-06 | 像素电路、显示基板和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204117566U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104299572A (zh) * | 2014-11-06 | 2015-01-21 | 京东方科技集团股份有限公司 | 像素电路、显示基板和显示面板 |
CN108320710A (zh) * | 2017-12-13 | 2018-07-24 | 友达光电股份有限公司 | 像素电路 |
-
2014
- 2014-11-06 CN CN201420676062.XU patent/CN204117566U/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104299572A (zh) * | 2014-11-06 | 2015-01-21 | 京东方科技集团股份有限公司 | 像素电路、显示基板和显示面板 |
WO2016070570A1 (zh) * | 2014-11-06 | 2016-05-12 | 京东方科技集团股份有限公司 | 像素电路、显示基板和显示面板 |
US9875690B2 (en) | 2014-11-06 | 2018-01-23 | Boe Technology Group Co., Ltd. | Pixel circuit, display substrate and display panel |
CN108320710A (zh) * | 2017-12-13 | 2018-07-24 | 友达光电股份有限公司 | 像素电路 |
CN108320710B (zh) * | 2017-12-13 | 2019-11-08 | 友达光电股份有限公司 | 像素电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104299572A (zh) | 像素电路、显示基板和显示面板 | |
CN102651194B (zh) | 电压驱动像素电路及其驱动方法、显示面板 | |
CN102982767B (zh) | 一种像素单元驱动电路、驱动方法及显示装置 | |
CN103971640B (zh) | 一种像素驱动电路及其驱动方法和显示装置 | |
CN103440840B (zh) | 一种显示装置及其像素电路 | |
CN103247261B (zh) | 外部补偿感应电路及其感应方法、显示装置 | |
CN104157238B (zh) | 像素电路、像素电路的驱动方法和显示装置 | |
CN103218970B (zh) | Amoled像素单元及其驱动方法、显示装置 | |
CN102651195B (zh) | 用于补偿发光不均匀的oled像素结构及驱动方法 | |
CN103258501B (zh) | 一种像素电路及其驱动方法 | |
CN103117042B (zh) | 一种像素单元驱动电路、驱动方法、像素单元及显示装置 | |
CN103137072B (zh) | 外部补偿感应电路及其感应方法、显示装置 | |
CN104933993A (zh) | 像素驱动电路及其驱动方法、显示装置 | |
CN102651196B (zh) | 一种有源矩阵有机发光二极管的驱动电路及方法、显示装置 | |
CN103714778B (zh) | 像素电路、像素电路的驱动方法和显示装置 | |
CN104240639A (zh) | 一种像素电路、有机电致发光显示面板及显示装置 | |
CN105161051A (zh) | 像素电路及其驱动方法、阵列基板、显示面板及显示装置 | |
CN104867442A (zh) | 一种像素电路及显示装置 | |
CN104680980A (zh) | 像素驱动电路及其驱动方法、显示装置 | |
CN102708785A (zh) | 像素单元电路及其工作方法、oled显示装置 | |
CN102915703A (zh) | 一种像素驱动电路及其驱动方法 | |
CN203179479U (zh) | 一种像素单元电路以及显示装置 | |
CN103500556A (zh) | 一种像素电路及其驱动方法、薄膜晶体管背板 | |
CN104715725A (zh) | 像素电路、显示装置及其驱动方法 | |
CN105096818A (zh) | 显示装置及其像素电路、驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |